phân tích các chế độ hoạt động của bộ cộng hưởng llc

CHƯƠNG 4PHÂN TÍCH CÁC CHẾ ĐỘ HOẠT ĐỘNG CỦA BỘ CỘNG HƯỞNG LLC

CHƯƠNG 4 PHÂN TÍCH CÁC CHẾ ĐỘ HOẠT ĐỘNG CỦA BỘ CỘNG HƯỞNG LLC

4.1 Dạng sóng dòng điện, điện áp ứng với ba chế độ làm việc ZVS,ZCS và vùng hoạt động cộng hưởng ở tần số cao f 0 = 1/sqrt( L r C r ).

Hình 4.1: Đặc tính DC của bộ cộng hưởng LLCTrên hình 4.1 là vùng ZVS Và ZCS của bộ biến đổi half- bridge LLC Bộ biến đổi halfbridge này có hai tần số cộng hưởng một tần số được xác định bởi những thành phần cộnghượng: Lr và Cr một tần số khác được xác định bởi Lr, Cr và Lm khi bộ biến đổi này làm việc

ở tải nặng tần số cộng hưởng sẽ chuyển đến tần số cộng hưởng nhỏ hơn Với đặc điểm này,khi điện áp vào là 400V, bộ biến đổi sẽ đưa vào hoạt động ở tần số cộng hưởng f0 là tần sốcộng hưởng của mạch cộng hưởng nối tiếp nếu điện áp vào giảm xuống thì hệ số khuếch đạilớn hơn có thể đạt được tần số chuyển mạch thấp hơn Với việc lựa chọn các thông số chomạch cộng hưởng bộ biến đổi half bridge LLC có thể làm việc trong vùng ZVS

Từ hình 4.1 ta thấy, ở phía bên phải tần số f0 Tùy thuộc vào tải mà đặc tính làm việc được

tiếp khi tải nhẹ thì bộ biến đổi làm việc như bộ biến đổi half bridge song song Vì vậy, trongthiết kế chúng ta có thể lựa chọn bộ biến đổi làm việc ở tần số lớn hơn f0 mà vẫn có thể làmviệc trong vùng ZVS.

Từ các thảo luận ở trên, ta có thể chia vùng làm việc của bộ biến đổi half bridge ra làm bavùng khác nhau như sau:

Hình 4.2: Ba vùng hoạt động của bộ biến đổi LLC

Trong các thiết kế ta chỉ sử dụng vùng 1 ( region 1) là vùng có tần số chuyển mạch f >

vùng ZCS là vùng bộ biến đổi tránh làm việc

ở trong vùng 1, bộ biến đổi làm việc tương tự như bộ biến đổi nối tiếp trong vùng này,

cộng hưởng nối tiếp bộ biến đổi cộng hưởng LLC có thể làm việc ở chế độ không tảikhi tần số chuyển mạch cao và điều kiện ZVS có thể được đảm bảo với bật kỳ hoạtđộng nào

Dạng sóng dòng điện sơ cấp và thứ cấp và thứ cấp của bộ biến đổi LLC trong vùng 1như sau:

Hình 4.3: Dạng sóng ở vùng 1

ở trong vùng 2, hoạt động của bộ biến đổi LLC phức tạp hơn Dạng sóng của bộ biếnđổi này như sau:

Hình 4.5: Dạng sóng ở vùng 2Dạng sóng của vùng 2, hoạt động của bộ biến đổi cộng hưởng LLC được chia làm haikhoảng thời gian rõ rệt trong khoảng thời gian đầu tiên, Lr cộng hưởng với Cr còn

Lm vẫn được giữ bởi điện áp đầu ra Khi dòng điện cộng hương Lr bằng dòng điện từhóa máy biến áp Lm, thì sự cộng hưởng giữa Lr và Cr dùng lại lúc này Lm tham giavào quá trình cộng hưởng và khoảng thời gian thứ hai được bắt đầu trong khoảng thờigian này thành phần cộng hưởng sẽ thay đổi thành Cr và Lm nối tiếp Lr Từ đặc điểmnày ta thấy bộ biến đổi LLC là bộ biến đổi đa cộng hưởng ở những khoảng thời gian

mềm của diode chỉnh lưu Nguyên lý hoạt động của của bộ biến đổi LLC trong vùng 2được chia làm ba chế độ

Chế độ 1: ( từ t0 đến t1).

Hình 4.6: sơ đồ mạch trong chế độ 1 vùng 2Chế độ này bắt đầu khi Q2 bị ngắt ở thời gia t0 Lúc này dòng điện qua cuộn dây Lr là

âm và nó sẽ chạy qua diode của Q1 tạo điều kiện chuyển mạch ZVS cho Q1 Tín hiệucủa cực cổng của Q1 được đưa vào chế độ này

Chế độ 2 ( từ t1 đến t2) :

Hình 4.7: Sơ đồ mạch trong chế độ 2, vùng 2

được tích trữ với điện áp đầu ra, vì vậy nó không tham gia vào quá trình cộng hưởng

khi dòng điện qua Lr bằng với dòng điện từ hóa Lm Dòng điện đầu ra dần tiến đến giátrị không

Chế độ 3( từ t2 đến t3)

Hình 4.8: Sơ đồ mạch trong chế độ 2, vùng 3

ở thời gian t2, dòng điện qua hai cuộn dây bằng nhau Dòng điện đầu ra bằng không Điện áp thứ cấp của biến áp thấp hơn điện áp đầu ra do đó, điện áp ra được chia từ máy biến ap

Trong quá trình này , điện áp đầu ra được chia từ sơ cấp cảu biến áp, Lm tham gia vào quá trình cộng hưởng nó sẻ tạo ra một khối cộng hưởng Lm nối tiếp với Lr và cộng hưởng Cr Chế độ này kết thúc khi Q1 tắt dòng qua Q1 mất ở thời điểm t3 là nhỏ so với dòng điện đỉnh ở chu kỳ tiếp theo sơ đồ hoạt động tương tự

Từ dạng sóng cho thấy, các khóa Mosfet được mở ra với điều kiện chuyển mạch ZVS Điều kiện chuyển mạch ZVS đạt được với dòng tư hóa Không có quan hệ với dòng tải

vì vậy điều kiện ZVS có thể thực hiện thậm chí trong điều kiện không tải dòng từ hóanày còn ngắt dòng điện của Mosfet điện cảm từ hóa được chọn khác nhau có thể điều khiển được dòng điện ngắt có thể nhỏ hơn nhiều dòng điện tải vì vậy, tổn hao khi khóa có thể được giảm xuống dòng điện bên thứ cấp có thể giảm xuống bằng không Chính vì thế mà tổn hao các khóa van của bộ biến đổi rất nhỏ

4.2 Xây dựng hệ thống tự động điều chỉnh điện áp ra bằng phương pháp ổn định tần số

4.2.1 Nguyên lý điều khiển vòng lặp điện áp

Bộ điều khiển điện

Tín hiệu PWM

Hình 4.9 : Sơ đồ nguyên lý điều khiển điện áp

Điện áp ngõ ra được ổn áp và phản hồi thong qua cầu chia áp Tín hiệu điện áp phảnhồi này được đưa về bộ khuếch đại sai lệch để so sánh với điện áp mẫu phía bên ngoài( Vref ) Bộ khuếch đại sai lệch này đưa ra điện áp điều khiển điện áp điềukhiển nàyđược đưa vào bộ so sánh để so sánh với tín hệu song răng cưa để tạo ra tín hiệu códạng xung chữ nhật PWM

U đk

Hình 4.10

Tỉ lệ tín hiệu của chu kỳ PWM phụ thuộc vào điện áp điều khiển tần số của PWMcùng tần số của tín hiệu song răng cưa

4.2.2 Nguyên lý điều khiển vòng lặp dòng điện

Bộ điều khiển điện

Tín hiệu PWM

Điện áp ngõ ra Dòng điện ngõ ra

Hình 4.11 : Nguyên lý điều khiển dòng điện

ở phần sơ đồ điều khiển dòng điện ta thấy tín hiệu song răng cưa được thay thế bằng tín hiệu dòng điện ngõ ra đưa vào bộ so sánh Sơ đồ này gồm hai vòng: vòng bên trong điều khiển dòng điện, vòng bên ngoài điều khiển điện áp Cách điều khiển này làm cho tín hiệu dòng điện cùng pha với tín hiệu điện áp Tín hiệu dòng điện này hoạt động như là dòng điện mẫu điện áp ngõ ra được điều khiển bởi tín hiệu dòng điện.

Về mặt thuận lợi của mô hình này :

Đáp ứng được thời gian quá độ khi có sự thay đổi phụ tải hay nhiễu phụ tải.

Làm dòng điện cùng pha với dạng điện áp do đó loại bỏ được sự trể pha Cải thiện tốc độ đáp ứng của hệ thống.

4.2.3 Nguyên lý điều khiển vòng lặp dòng điện trung bình

Sơ đồ khối của chế độ điều khiển dòng điện trung bình

-Hình 4.12 : Sơ đồ nguyên lý điều khiển dòng điện trung bình

Thành phần khối chính của bộ bù dòng điện trung bình

+

vc

Hình 4.13

Chế độ điều khiển dòng điện trung bình gồm có hai vòng Vòng bên trong điều khiểndòng điện, vòng bên ngoài điều khiển điện áp Phương pháp này sử dụng trong nhiều

ứng dụng có tần số chuyển mạch cao và công suất có thể lên đến 10kw Và được ứngdụng trong mạch điều khiển PFC.

Thuận lợi:

Không yêu cầu bộ bù sườn lên gắn ở bên ngoài

Làm tăng độ lợi dc tại tần số thấp

Loại trừ được nhiễu

Sử dụng trong mạch PFC làm tăng độ lợi DC tại tần số thấp

Nguyên lý làm việc:

Một bộ lọc được đưa vào để lọc độ gợn và giảm nhiễu.

Mạch điều khiển dòng điện trung bình

Hình 4.14 : Mạch điều khiển dòng điện trung bình

2.2 Phân tích phương pháp điều khiển bộ cộng hưởng LLC.

Từ đặc tính khuếch đại điện áp của bộ biến đổi LLC hình 4.9

Freq (Khz)

Hình 4.15: Đặc tính khuếch đại điện áp của bộ cộng hưởng LLC

Ta thấy để điều chỉnh điện áp đầu ra của bộ biến đổi, ta thay đổi tần số phát xung vào bộ nghịch lưu

So sánh Vref VCO

fs

RL

V 0 +

-V

in

Phản hồi điện áp Mạch lái

Nghịch lưu tần số cao Khối

cộng hưởng

Chỉnh lưu đầu

ra

Lọc đầu ra

Khối phản hồi điện áp Tạo răng cưaPhản hồi dòng

So sánh pha So sánh Hình 4.16: Sơ đồ mạch điều khiển tần số

Khối VCO được sử dụng để biến đổi điện áp của bộ so sánh pha thành sóng vuông có tần số thay đổi để đưa vào mạch lái điều khiển hai van Q1 và Q2 trong mạch nghịch lưu.

Nhiệm vụ của các khối như sau:

Mạch lái : điều khiển xung đưa vào mạch nghịch lưu tần số cao

Mạch so sánh: dung để so sánh điện áp ra với điện áp chuẩn mong muốn dựa vàođường đặc tính của bộ cộng hưởng LLC để mạch luôn hoạt động ở vùng ZVS và ổnđịnh điện áp đầu ra

Khi điện áp đầu vào giảm, hay tải giảm khi đó điện áp trên ngõ ra giảm khi đó mạchnghịch lưu sẽ giảm tần số làm tăng tần số mạch khuếch đại cộng hưởng đưa điện ápngõ ra về điện áp cũ

Khi điện áp đầu vào tăng hoặc tăng tải thì tiến hành tăng tần số đóng cắt mạch nghịchlưu làm giảm hệ số khuếch đại của mạch dẫn đến giảm điện áp đầu ra đạt được điện ápyêu cầu

Như đã phân tích ở trên, bộ biến đổi LLC hoạt động ở hai chế độ tương ứng với haai vùng khác nhau Vùng 1 là vùng có tần số f > f0 Và vùng 2 là vùng có tần

số f< f0 Trong vùng 1, bộ biến đổi làm việc tương tự như bộ biến đổi nối tiếp

LC, sự cộng hưởng do tụ điện Cr và Lr tạo ra Trong vùng 2, cả Lm tham gia vào cộng hưởng vì thế việc thiết kế bộ cộng hưởng LLC để cho hoạt động ở vùng 1 hay vùng 2 là rất phức tạp do đó phương pháp điều khiển vòng lặp khóa pha đã khăc phục những nhược điểm của bộ điều khiển cộng hưởng LLC.

4.3 Điều khiển vòng lặp khóa pha

Để khắc phục những hạn chế điều khiển phản hồi điện áp hay dòng điện, sơ đồ điều khiển vòng lặp khóa pha (PLL) được trình bày như sau:

Hình 4.17: Sơ đồ điều khiển vòng lặp khóa pha

Sơ đồ điều khiển PLL có tần số hoạt động được khóa bởi các pha khác nhau, bởi cácnguyên nhân như; điện áp ngõ vào, dòng điện ngõ vào, điện áp ngõ ra, điện áp cảmứng ngõ ra … với sơ đồ điều khiển PLL, tần số hoạt động của bộ inverter này mộtcách liên tục cộng hưởng trong khi các pha khác nhau của bộ inverter tại tần số cộng

hưởng thì luôn cố định Dựa trên tần số hoạt động thấp nhất, tần số hoạt động của bộinverter được thay đổi làm tần số bộ inverter đạt được yêu cầu về độ lợi điện áp Tuynhiên, vì tần số hoạt động sẽ không thấp hơn tần số cộng hưởng LLC, các switch của

bộ inverter được hoạt động ở điều kiện ZVS Nghĩa là tổn thất chuyển mạch sẽ khôngtăng Chính vì lý do đó mà sơ đồ PLL tốt hơn cả hai sơ đồ điều khiển phản hồi điện áp

và dòng điện

Như đã trình bày, sơ đồ điều khiển PLL được sử dụng rộng rãi trong xử lý tín hiệu vàcác hệ thống số

Sơ đồi khối của PLL

Hình 4.18: sơ đồ khối của IC CD4046 PLL

Sơ đồ khối của PLL bao gồm: bộ so sánh pha, bộ lọc thông thấp( LPF), bộ dao độngđiều khiển điện áp (VCO) Ba phần này được nối thành hệ thống điều khiển vòng lặp

PLL, bộ so sánh pha sẽ so sánh pha , tần số của tín hiệu ngỏ vào với tần số VCO vàsinh ra tỉ lệ điện áp sai lệch của pha và các tần số khác nhau của tín hiệu ngõ vào và

thế mà giảm được sự khác nhau giữa giừa tần số VCO và tần số của tín hiệu ngõ vào.

của tín hiệu ngõ vào Khi tần số của ngõ vào đủ đóng tần số VCO thì PLL bị khóa.do

đó, tần số VCO luôn cùng pha với tín hiệu ngỏ vào

Sơ đồ chi tiết mạch điều khiển LLC DC/DC bằng PLL

Thuận lợi: tụ cộng hưởng được chia làm hai tụ vì thế mà giảm được độ gợn dòng điệnngõ vào Hai diode kẹp song song với tụ cộng hưởng cho phép bảo vệ quá tài vì thế màđiện áp trên tụ được chọn là điện áp thấp

Thời gian giữ là 20ms lúc đầy tải khi điện áp AC bị sụt áp Trong khoảng thời gian giữnày, năng lượng của tụ sẽ bù vào Vì thế trong thiết kế font – end DC/DC phạm vi điện

áp ngõ vào thay đổi trong phạm vi từ 300V đến 400V khi điện áp ngõ vào rơi xuống300V , tần số hoạt động của bộ converter phải được giảm để đạt yêu cầu về độ lợi điện

áp do đó mà tần số được điều khiển làm tăng tổn thất “ turn on switching ” vì vậy tần

số hoạt động của bộ converter hoạt động thấp hơn tần số cộng hưởng nghĩa là cácswitch không hoạt động ở điều kiện ZVS Vì thế điều khiển LLC DC/DC bằng PLLkhắc phục được hạn chế này

Sơ đồ điều khiển PLL liên quan đến việc dò tìm hai tín hiệu pha: điện áp cộng hưởngngõ vào và điện cảm rò bên trong máy biến áp Với sơ đồ PLL dòng điện được điềukhiển một cách chính xác bất chấp sự thay đổi của tải

4.4 Thiết kế bộ bù cho bộ cộng hưởng LLC DC/DC

V dc L m

L r Transformer

+ + Vin

Hình 4.19: Mạch tín hiệu nhỏ vòng lặp hở của LLC DC/DC converert

Bộ bù bao gồm; một mạch tích phân, một điểm cực và một điểm không

Hình 4.20 : Cấu trúc của bộ bù LLC DC/DC và dải độ lợi của bộ bù như sau:

4.5 Mạch điều khiển tín hiệu nhỏ vòng lặp kín

L r Transformer

+ + Vin

C r1 D c1

C r2 D c2

R 1

V p

Hình 4.21: Mô hình mạch điểu khiển tín hiệu nhỏ vòng lặp kín PLL

CHƯƠNG 5

MÔ PHỎNG VÀ KIỂM CHỨNG

5.1 Sơ đồ mô hình và mô phỏng kết quả

Kỹ thuật dò tìm tần số pha với vòng lặp khóa pha

Mô hình không gian trạng thái

%% State space model

C_ph=[0 1 0 0 0 0;0 0 0 0 1 0;0 R -R 0 0 0;0 0 0 0 R -R];

D_ph=0;

sys_ph=ss(A_ph,B_ph,C_ph,D_ph);

Tính toán các giá trị không gian trạng thái

%%Calculate steady state values

%%[y,t,x]=step(sys_ph); %% Calculate steady state values

t= 0:0.1e-6:10e-5;

u= 400*(4/pi)*ones(size(t));

[y,t,x] = lsim(sys_ph,u,t);

[rows cols]=size(x);

Tính toán mô phỏng ngõ ra:

%Calculate simulated outputs:

ysquare=ỵ^2;

yabs1= ysquare(:,3)+ysquare(:,4);

plot(t,yroot1);

%% Small signal of dynamic phasor model

%% To construct small signal the matrix B will be changed to 6x3 to reflect

%% three perturbations which was made on: 1 Input voltage Uin=Ữu; 2

%% Frequency Omega=W+~w; 3 Load resistane R=R+~r

%% The matrices A, C, D were left the same as in the large signal model

B_sig=[0 xfinal(4) 0;1/Lr xfinal(5) (xfinal(3)-xfinal(2))/Lr;0 xfinal(6) xfinal(3))/Lm;0 -xfinal(1) 0;1/Lr -xfinal(2) (xfinal(6)-xfinal(5))/Lr;0 -xfinal(3) (xfinal(5)-xfinal(6))/Lm];

(xfinal(2)-states = {'Uc,ré'i1,ré'i2,ré'Uc,im''i1,im''i2,im'};

inputs = {'uin''w''rload'};

outputs = {'i1,re''i1,im''uo,re''uo,im'};

'inputname',inputs,

'outputname',outputs);

%% Use LTIVIEW when needed!!

%ltiview(sys_sig); %%Using LTIVIEW to investigate the small signal dynamic phasormodel

%% Change to transfer functions to investigate original phasor signals by

%%Transfer function of output voltage to load resistance:

Mô hình hóa mô phỏng bộ dò pha bằng phương pháp vòng lặp khóa pha

%% A charge-pump PLL with digital Phase-Frequency Detector in Simulink

% Better results can be achieved with a charge pump and a loop filter The

% charge pump, "pumps" current into a 2nd order loop filter The branch

% voltage of the loop filter is used as input to the VCO A digital phase

% frequency detector (PFD) determines whether a positive or negative

% current is pumped into the filter Phase lead corresponds to a negative

% frequency (output and thus VCO frequency decreases) whereas phase lag

% corresponds to a positive current

%

% The PFD is typically a finite state machine that reponds to

% zero-crossings of the input signals If the reference signal has a

% positive edge first a switch is turned on that pumps a positive

% current into the loop filter, until a positive edge of the VCO signal is

% detected (phase lag)

%%

% We'll start by creating a behavioral model of the PLL To model the PFD

% we use a Stateflow machine Create the chart according to the diagram

% Update the diagram and create input events (Rising Edge) for Ref and Var

% and an output variable for s To be able to feed the reference signal and

% VCO signal to the Chart, use a Mux block (Simulink routing library)

%

% Implement the charge pump with a Gain block Set the gain parameter to

% 260e-6 (Ampere) A behavioral model for the loop filter can be created

% with a simple Transfer Fcn block To set the parameters of this block, we

% need to find the transfer function for the loop filter Applying the

% Laplace transform to the differential equations yields:

%

%%

% $$ G(s) = \frac{sR_1C_1 + 1}{s^2C_1C_2R_1 + s(C_1 + C_2)} $$

%

% Set the Numerator coefficient of the Transfer Fcn block to [R1*C1, 1], and

% set the Denominator coefficient to [C1*C2*R1, (C1+C2), 0] Next, adjust

% the loop gain by changing the Input Sensitivity of the VCO to 3e5 Change

% the Initial phase to -pi/2

%