MẠCH tổ hợp và tìm HIỀU MẠCH DECODER

Trường Đại Học Công Nghiệp TP.HCM Khoa Công nghệ Điện tử BÁO CÁO GIỮA KỲ ĐỀ TÀI: MẠCH TỔ HỢP VÀ TÌM HIỀU MẠCH DECODER Giảng viên hướng dẫn : Phạm Trần Bích Thuận Lớp : CHDT8B Tp Hồ Chí Minh, ngày 23/3/2019 PHỤ LỤC LỜI NÓI ĐẦU PHẦN 1: MẠCH TỔ HỢP .3 1.1 Mô hình tốn học mạch tổ hợp: .3 1.2 Phân tích mạch tổ hợp 1.3 Thiết kế mạch tổ hợp 1.3.1 Bài toán thiết kế bước thực 1.3.2 Thiết kế mạch tổ hợp tầng nhiều tầng .4 1.3.3 Thiết kế hệ hàm tổ hợp PHẦN 2: MẠCH GIẢI MÃ 2.1 Giải mã n đường sang 2n đường 2.1.1 Giải mã đường sang đường: .8 2.1.2 Giải mã đường sang đường 2.2 Giải mã BCD sang đọan .11 2.2.1 Đèn đọan 11 2.2.2 Mạch giải mã BCD sang đoạn : 12 2.2.3 Hiển thị đoạn tinh thể lỏng (liquid crystal displays, LCD) .15 Tài liệu Tham Khảo 17 1|Page LỜI NÓI ĐẦU Trong phát triển điện tử nay, kỹ thuật số dần chiếm ưu số lượng lớn ứng dụng nhiều thiết bị điện tử dân dụng, nhiều lĩnh vực đo lường, điều khiển nhờ vào ưu điểm Có thể nói, tảng kỹ thuật số mạch logic số dựa cổng mà ngày tích hợp IC số Trên sở học môn: Thiết kế vi mạch số, khuôn khổ môn học tìm hiểu mạch tổ hợp chi tiết mạch giải mã Decoder Do kiến thức hạn hẹp thời gian thực không nhiều nên đề tài chúng tơi nhiều sai sót hạn chế Chúng tơi mong đóng góp sửa chữa để đề tài tốt Chúng xin chân thành cảm ơn, Cơ Phạm Trần Bích Thuận hướng dẫn chúng tơi thực đề TP.Hồ Chí Minh, ngày 23 tháng năm2019 2|Page PHẦN 1: MẠCH TỔ HỢP 1.1 Mơ hình tốn học mạch tổ hợp: - Mạch tổ hợp mạch mà trạng thái đầu mạch phụ thuộc tổ hợp trạng thái đầu vào thời điểm mà khơng phụ thuộc vào thời điểm trước - Mạch tổ hợp thường có nhiều tín hiệu đầu vào (x ,x2 ,x3…) nhiều tín hiệu đầu (y1 ,y2 ,y3 …) Một cách tổng quát biểu diễn theo mơ hình tốn học sau: với: y1 =f(x1 ,x2 ,…,xn ) y2 =f(x1 ,x2 ,…,xn ) ym =f(x1 ,x2 ,…,xn ) Hình 1.1: Mơ hình tốn học mạch tổ hợp Cũng trình bày dạng vector sau: Y =F(X) 1.2 Phân tích mạch tổ hợp Bài tốn phân tích toán từ sơ đồ logic cho trước viết hàm logic đầu theo đâù vào cần phải dạng sóng tín hiệu tương ứng với tín hiệu vào, xác định giá trị tính hiệu điểm sơ đồ Các bước phân tích mạch tổ hợp sau: + Đặt biến phụ vào mạch đầu mạch logic + Viết phương trình biến phụ (viết từ đầu vào đầu ra) + Trong biểu thức cuối cùng, thay biến phụ giá trị tương ứng để rút hàm logic cho đầu cho sơ đồ ví dụ: phân tích mạch tổ hợp cho hình đây: 3|Page a) Hình 1.2 Phân tích mạch tổ hợp a Sơ đồ logic cho trước ; b sơ đồ khối mạch tổ hợp Nhiệm vụ đặt phải xác định tín hiệu phụ thuộc vào tín hiệu vào nào, tức phải xác định hàm sau 1.3 Thiết kế mạch tổ hợp 1.3.1 Bài toán thiết kế bước thực Đây toán ngược với tốn phân tích, từ u cầu cho trước chức năng, dạng sóng … ta phải xây dựng sơ đồ mạch thực yêu cầu Thực theo bước sau: + Mô tả toán dạng chức + Tối thiểu hoá + Chỉ sơ đồ logic dùng cho cổng cho 1.3.2 Thiết kế mạch tổ hợp tầng nhiều tầng a Mạch tầng Ưu điểm: + Có thể thực hàm logic + Có tốc độ cao + Việc phân tích thiết kế mạch đơn giản Nhược điểm: 4|Page + Trong số trường hợp thiết kế không nhận sơ đồ đơn giản + Thường yêu cầu phần tử có số đầu vào lớn Các cách thiết kế mạch hai tầng với phần tử cho trước Tầng1 / tầng AND OR NAND NOR AND X CTT X CTH , D OR CTH X NAND CTH , D X NOR X CTT , D CTT , D CTT , D X X CTH , D X Ghi chú: : phủ định hai lần hàm f : phủ định hai lần thành phần D: áp dụng luật Demoorgan Các giá trị tín hiệu vào Xi có sẵn Trên tầng sử dụng loại phần tử (AND, OR, NAND, NOR) Những phần tử có số đầu vào khơng hạn chế ví dụ: Cho hàm logic f = Trước xây dựng sơ đồ ta cần thực tối thiểu hoá hàm theo dạng CTT CTH Biểu diễn hàm f bảng Karnaugh C / AB 00 01 1 1 Từ bảng Karnaugh dễ dàng viết được: 11 10 1 Dựa vào bảng kết hợp đầu vào đầu ta xác định sơ đồ mạch cho f sau: Tầng dùng mạch AND, tầng dùng mạch OR Tầng dùng mạch OR , tầng dùng mạch AND 5|Page Tầng dùng mạch OR, tầng dùng mạch NAND + Viết f dạng CTT + Phủ định hai lần hàm f, sau áp dụng lần luật D Tầng dùng mạch NAND, tầng dùng mạch AND + Viết f dạng CTH + Phủ định lần thành phần áp dụng De Morgan Tầng dùng mạch NAND, tầng dùng mạch NAND + Viết hàm dạng CTT + Phủ định hai lần hàm f áp dụng De Morgan Tầng dùng mạch NOR, tầng dùng mạch OR + Viết hàm dạng CTT f = + Phủ định lần thành phần sau áp dụng D Tầng dùng NOR, tầng dùng mạch NOR + Viết hàm dạng CTH + Phủ định lần f áp dụng D Tầng dùng mạch AND tầng dùng mạch NOR + Viết hàm f dạng CTH f = + Phủ định lần hàm số f áp dụng D b Mạch nhiều tầng Khi số đầu vào lớn số đầu vào cho phép phần tử cho trước lúc phải tăng số rầng mạch Sử dụng sơ đồ thay sau: U6A U5A U7A U6B 6|Page U9A U11 U1D U9B U10A U12A U4 U2D U10B U8A U13A U12B 1.3.3 Thiết kế hệ hàm tổ hợp Có hai cách thiết kế hàm tổ hợp thiết kế riêng hàm thiết kế có phần chung để hạn chế số đầu vào PHẦN 2: MẠCH TUẦN TỰ 2.1, Mạch Tuần tự gì? Mạch mạch có trạng thái ngã phụ thuộc vào tổ hợp ngã vào mà phụ thuộc trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C ngã Q trước Q+ = f(Q,A,B,C ) - Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử mạch chịu tác động đồng thời xung đồng hồ (CK) mạch không đồng khơng có điều kiện 2.2 Mạch chốt - Như tên gọi nó, mạch cài lại, giữ lại trạng thái logic ngõ vào 7|Page Hình 2.1 Kí hiệu khối chốt SR bảng hoạt động - Ứng dụng mạch chốt : Mạch chốt tên gọi sử dụng nhiều hệ thống số cần chốt hay đệm liệu trước xử lý điều khiển hay truyền nhận Ngồi sử dụng làm mạch chống dội mạch tạo dạng sóng vng a Mạch chống dội : o Hiện tượng dội thiết bị khí gây nên đóng ngắt chuyển mạch điện tử Mạch chốt dùng để chống dội Mạch minh hoạ Hình 2.2 Chốt NAND chống dội b Mạch tạo dao động sóng vng Một mạch chốt kết hợp với số linh kiện R , C để tạo nên mạch dao động sóng vng ngõ lật trạng thái qua lại mức Mạch thiết lập xoá tự động theo thời nạp xả tụ C trở R o Tần số dao động tính theo giá trị R, C f = ½(R+R3)C o Mạch minh hoạ 8|Page Hình 2.3 Ứng dụng chốt tạo dao động sóng vng 2.3 FLIP-FLOP 2.3.1 Định nghĩa Flip – flop / FF phần tử có khả lưu trữ trạng thái FF thường có nhiều đầu vào đầu có tính liên hợp (đầu đảo đầu kia), ký hiệu Q Tên gọi đầu vào tuỳ thuộc vào loại FF, nói cụ thể sau Ký hiệu tính tích cực mạch FF: xung tích cực sườn + xung tích cực sườn – xung tích cực mức + mức + sườn + sườn - mức - xung tích cực mức 2.3.2 Phân loại FF Có thể phân loại FF theo cách sau: 9|Page Khi S=0 R=1, Flip-Flop chuyển trạng thái đầu ra: Q=0; =1 Trường hợp này, Flip-Flop RESET hay xoá 0, trạng thái logic Q dù trước Qn hay Trạng thái mà đó, hai đầu vào mức R = S = gọi trạng thái nhớ, đầu vào trì trạng thái trước đó, Qn Nếu đầu vào SET RESET đồng thời mức cao (S = R = 1), ta có trạng thái sau: Q = = coi trạng thái không xác định (không sử dụng hay cấm) R-S Flip-Flop không thiết kế để hoạt động trạng thái R=S=1 Nhận xét: + Phương trình đặc trưng RS – FF + S đưa Q gía trị + R ln đưa Q giá trị + FF tắt, tức chuyển trạng thái từ sang với phương trình Toff = + FF bật, tức chuyển trạng thái từ sang với phương trình Ton = RS Flip-Flop với đầu vào xung nhịp Các hệ thống thường yêu cầu Flip-Flop thay đổi trạng thái đồng với xung nhịp Khi người ta coi FF mạch chốt hay RS FF đồng hay RST FF hay RS FF nhịp Điều thực việc thay đổi mạch sau: Khi chưa có xung nhịp, Flip-Flop giữ nguyên trạng thái không phụ thuộc vào R S (trạng thái nhớ), nghĩa trạng thái FF bị chốt lại Khi có xung nhịp: R = S = 0, đầu Flip-Flop không đổi; R = 0, S = 1, Flip-Flop có trạng thái đầu ra: Q = 1, = 0; R = 1, S = ta có trạng thái đầu ra: Q = = 11 | P a g e Tóm lại: Khi khơng có xung nhịp FF khơng thay đổi trạng thái (khơng phụ thuộc vào tín hiệu đầu vào điều khiển) có xung nhịp Ck mạch làm việc theo bảng chức (phụ thuộc vào tín hiệu đầu vào điều khiển) Các biến thể RS – FF Để sử dụng tổ hợp cấm R = S = người ta chế tạo biến thể RS – FF FF R, FF S FF E Các FF sử dụng rộng rãi khâu điều khiển hệ thống số Flip – Flop R: ứng với tổ hợp cấm đầu Q = Flip – flop S : ứng với tổ hợp cấm đầu Q = Flip – flop E: ứng với tổ hợp cấm FF không chuyển trạng thái 2.4.2 JK Flip-Flop JK – FF loại FF vạn có nhiều ứng dụng JK Flip-Flop tương tự R-S khố có đầu hồi tiếp đầu vào hình Một ưu điểm J-K Flip-Flop khơng có trạng thái khơng xác định R-S hai đầu vào mức Ví dụ, J = K = 1; Q = = 0; có xung nhịp đến, có cổng cho phép truyền liệu vào, cổng ngăn lại Mức đầu cổng khiến cho phần tử nhớ chuyển trạng thái Như vậy, đầu vào mức cao, đầu đảo hay lật (toggle) trạng thái xung nhịp vào Nhận xét: + Phương trình đặc trưng JK – FF có dạng: + Có tương ứng JK RS, J tương ứng với S, K tương ứng với R tổ hợp 11 JK sử dụng mà không bị cấm RS + JK = 00 FF giữ nguyên trạng thái JK = 01 FF chuyển đến trạng thái JK = 10 FF chuyển đến trạng thái JK = 11 FF ln lật trạng thái JK Flip-Flop có khả cho trạng thái khơng xác định, độ dài xung nhịp lớn thời gian truyền đạt Giả thiết, Flip-Flop trạng thái: Q = , =1 J = K = 1; 12 | P a g e Khi có xung nhịp đến, đầu đảo trạng thái sau khoảng thời gian truyền đạt “t” : Q = =0; Tuy nhiên, có xung nhịp kích thích, đầu hồi tiếp trở lại đầu vào khiến mạch có xu hướng dao động Bởi thế, thời điểm cuối xung nhịp, trạng thái Flip-Flop không xác định Hiện tượng gọi tượng đua vòng quanh gây nên chuyển biến sai nhầm mạch Người ta khắc phục tượng cách sử dụng mạch JK FF kiểu chủ tớ JK Flip-Flop kiểu chủ tớ JK FF kiểu chủ tớ có sơ đồ cấu trúc sau: Mạch bao gồm nửa giống nhau, nửa RS Flip-Flop, FF thứ gọi FF master (chủ) FF thứ gọi FF slave (tớ) Đầu vào FF chủ đầu vào mạch đầu FF tớ đầu mạch Tín hiệu hồi tiếp từ đầu FF tớ đầu vào FF chủ Các xung đưa tới phần tớ đảo với xung đưa tới phần chủ Các đầu vào Preset Clear có chức giống đầu vào Set Reset Chúng tác động đến đầu cách không đồng bộ, tức chúng thay đổi trạng thái đầu mà khơng phụ thuộc vào có mặt xung nhịp; chủ yếu để đưa đầu trạng thái biết (người ta gọi đầu vào điều khiển trực tiếp) Giả thiết đầu vào khơng tích cực (khi Pr = Cl = 1), có xung nhịp đến, Flip-Flop thay đổi trạng thái bảng chân lý sau: C J K K Qn +1 x x Qn 0 Qn 1 0 1 13 | P a g e Với Qn+1: trạng thái kế tiếp; Qn : trạng thái trước x: trạng thái khơng xác định Trong khoảng thời gian xung nhịp cao, phần Tớ khoá, đầu Q không thay đổi Khi xung nhịp chuyển từ 0, khối Tớ chuyển trạng thái khối Chủ khố Nói cách khác, liệu J K trước tiên truyền đến khối Chủ sườn tăng của xung nhịp truyền tới khối Tớ sườn xuống; vậy, trạng thái không xác định đầu trường hợp J-K Flip-Flop loại bỏ 2.43 D Flip-Flop D FF loại FF có đầu vào điều khiển D U3A D S CP R Q _ Q D Q 0 1 Phương trình đặc trưng D Q =D Thực chất D FF khâu trễ có thời gian t thời gian độ mạch Đầu Q trễ đầu vào sau khoảng thời gian t, FF có tên D FF (delay FF) Chế tạo D FF từ JK FF Nếu từ JK Flip-Flop thêm vào đảo hình đầu vào K bù J tạo nên mạch D Flip-Flop Hoạt động đơn giản, có xung đồng hồ đến, liệu đầu vào truyền giữ nguyên đầu Ngồi chế tạo D FF từ RST FF cách thêm cổng NOT hai đầu vào S R tương ứng với J K hình Biến thể D FF Trên thực tế người ta sử dụng biến thể D DV FF Loại FF có bảng trạng thái sơ đồ xây dựng từ cổng NOR sau: 14 | P a g e Từ bảng trạng thái ta thấy: U1A D U1D Q U1B Q V U1C + Khi V = FF DV hoạt động FF D thông thường + Khi V = FF không đổi trạng thái với mức logic D 2.4.4 Flip-Flop kiểu T FF T FF có đầu đầu vào T T FF có bảng trạng thái sau: T Qn+1 Qn Khi T = FF giữ nguyên trạng thái Khi T = FF lật trạng thái (toggle) Phương trình đặc trưng T FF: Như mạch T FF thay đổi trạng thái theo lần có xung kích thích Chú ý: Khi đầu vào T có thời gian tồn mức logic cao khoảng dài so với thời gian chuyển trạng thái (thời gian trễ) mạch mạch tiếp tục lật trạng thái tới hết thời gian tồn mức logic cao T, q trình làm cho việc xác định xác mạch trạng thái không thể, T làm việc chế độ đồng (vì thực tế thời gian tồn mức logic cao T lớn nhiều thời gian trễ mạch) Chế tạo T FF từ JK FF Rõ ràng T FF đơn giản JK Flip-Flop với J K mức logic Vì J = K = nên Flip-Flop lật (Toggle) trạng thái xung nhịp chuyển từ Hình bên sơ đồ mạch ký hiệu T Flip-Flop Biến thể T FF 15 | P a g e Trên thực tế người ta sử dụng biến thể T TV FF Loại FF có bảng trạng thái sau: V T Qn+1 Qn 1 0 Qn Qn Từ bảng trạng thái ta thấy: + Khi V = FF TV hoạt động FF T thông thường + Khi V = FF không đổi trạng thái với mức logic T Nhận xét chung chế độ làm việc loại FF: + Các D FF RS FF làm việc chế độ đồng khơng đồng với tập tín hiệu vào điều khiển ln tồn trạng thái ổn định (Q = Qn) + Các T FF Jk FF làm việc chế độ khơng đồng mạch rơi vào trạng thái dao động (chuyển trạng thái liên tục 1) Khi JK = 11 T = hai loại FF dao động, chúng ln phải làm việc chế độ đồng 2.5 CHUYỂN ĐỔI GIỮA CÁC LOẠI FF loại FF vừa xét chuyển đổi lẫn cho Phương pháp chuyển đổi loại FF i thành FF j mơ hình hố theo sơ đồ sau: Q Mạch logic FF loại i Q Các bước thực hiện: + Xác định hệ hàm i = f(j, Q) theo bảng đầu vào kích FF + Tối thiểu hoá hàm xây dựng sơ đồ Bảng đầu vào kích FF Qn Qn+1 JK RS D T 0 0X X0 0 16 | P a g e 1X 01 1 X1 10 1 X0 0X ví dụ: thiết kế mạch tổ hợp chuyển đổi RS FF thành JK FF Trước hết thiết kế mạch logic hàm R = f(Q, J, K) S = g(Q, J, K) Lập bảng Karnaugh R theo Q, J, K ta có: Q / JK 00 01 X X 11 10 Vậy: R = QK Lập bảng Karnaugh S theo Q, J, K ta có: Q / JK 00 01 X 11 10 1 X Vậy: S = J Như mạch thực chuyển đổi từ RS FF sang JK FF có dạng sau: J U2B U1 S R Q _ Q U2A K 17 | P a g e 2.6 Phương pháp mơ tả mạch trình tự: Sau vài phương pháp nêu để phân tích tổng hợp mạch trình tự 2.4.1 Phương pháp bảng chuyển trạng thái: Sau khảo sát kỹ trình cơng nghệ, ta tiến hành lập bảng ví dụ ta có bảng sau: Trạng Tín hiệu vào Tín hiệu thái x1 x2 x3 Y1 Y2 S1 S1 S2 S3 S2 S1 S2 0 S3 S2 S3 1 S4 S5 - Các cột bảng ghi: biến đầu vào (tín hiệu vào): x1, x2, x3 …; hàm đầu y1, y2, y3… - Số hàng bảng ghi rõ số trạng thái cần có hệ (S1 ,S2 ,S3…) - Ơ giao cột tín hiệu vào xi với hàng trạng thái Sj → ghi trạng thái mạch Nếu trạng thái mạch trùng với trạng thái hàng → trạng thái ổn định - Ơ giao cột tín hiệu Yi hàng trạng thái Sj tín hiệu tương ứng * Điều quan trọng ghi đầy đủ trạng thái bảng, có hai cách: Cách 1:  Nắm rõ liệu vào, nắm sâu quy trình công nghệ  ghi trạng thái ổn định hiển nhiên  Ghi trạng thái chuyển rõ ràng (các trạng thái ổn định dễ dàng nhận ra)  Các trạng thái khơng biết chắn để trống bổ sung sau Cách 2:  Phân tích xem ô để điền trạng thái Việc logic, chặt chẽ, rõ ràng  Tuy nhiên khó khăn, nhiều không phân biệt trạng thái tương tự sau Ví dụ ta có bảng sau: 18 | P a g e Biến(x) Trạng thái(S) S1 S2 S3 S4 S5 α β γ S2/1 S4/1 S1/1 S3/1 S5/0 S4/1 S2/0 S1/1 S4/0 S3/0 S3/0 S4/1 S1/1 S2/0 S4/0 2.4.2 Phương pháp hình đồ trạng thái: Mơ tả trạng thái chuyển mạch logic tương tự Đồ hình gồm: đỉnh, cung định hướng, cung ghi tín hiệu vào/ra & kết Phương pháp thường dùng cho hàm đầu a Đồ hình Mealy: Đồ hình Mealy chuyển trạng thái thành đồ hình ta thực chuyển từ bảng trạng thái sang đồ hình:  Bảng có trạng thái; năm đỉnh đồ hình  Các cung định hướng ghi hai thơng số: biến tác động, kết hàm chịu tác động biến                  Hình 2.13: Đồ hình Mealy b Đồ hình Moore: Đồ hình Moore thực chuyển bảng trạng thái thành đồ hình Từ bảng trạng thái hay từ đồ hình Moore ta chuyển sang đồ sau: Với đỉnh giá trị trạng thái: cung định hướng; biến ghi tác động Bước 1: Từ bảng trạng thái ta tìm trạng thái & giá trị tương ứng Ví dụ: Ở bảng bên có trạng thái từ S1→ S5 có: S1 có giá trị S1/1; S5 có giá trị S5/0 Còn trạng thái: S2 , S3 , S4 có giá trị & nên ta có đỉnh 19 | P a g e Vậy tổng cộng, đồ hình Moore có đỉnh Ở đỉnh gán tương ứng với Q, từ Q1 đến Q8 Q1 = S2/0 ; Q2 = S3/0 ; Q3 = S4/0 ;Q4 = S5/0 ; Q5 = S1/1 ; Q6 = S2/1 ; Q7 = S3/1 Q8 = S4/1 Bước 2: Tiến hành thành lập bảng sau: (Từ bảng trạng thái ta tiến hành điền đỉnh Qi vào ví dụ góc đầu bên trái, gióng α với S2 bên bảng trạng thái ta S4 /1 → Q8 → điền Q8 vào ô này, tương tự hết) Ở cột tín hiệu kết đỉnh Q tương ứng Bước 3: Tiến hành vẽ đồ thị Moore tương tự đồ hình Mealy * Đồ thị Moore có nhiều đỉnh đồ hình Mealy Nhưng biến đầu đơn giản Mealy  Q2/0 Q1/0      Q3/0 Q4/0      Q5/1   Q6/1 Q7/1   Q8/1  Hình 2.14: Đồ hình Moore 2.4.3 Phương pháp lưu đồ: Phương pháp mô tả hệ thống cách trực quan, bao gồm khối sau: 1) Khối biểu thị giá trị ban đầu để chuẩn bị sẵn sàng cho hệ thống hoạt động 2) Thực công việc (xử lý, tính tốn ) 3) Khối kiểm tra điều kiện đưa hai định 4) Kết thúc công việc 20 | P a g e PHẦN THIẾT KẾ MẠCH - MẠCH GIẢI MÃ BDC 3.1 Giải mã BCD sang đọan Đèn đọan Đây lọai đèn dùng hiển thị số từ đến 9, đèn gồm đọan a, b, c, d, e, f, g, bên đọan led (đèn nhỏ) nhóm led mắc song song (đèn lớn) Qui ước đọan cho (Hình 2.5) Hình 2.5 Khi tổ hợp đọan cháy sáng tạo số thập phân từ - (Hình 2.6) cho thấy đoạn cháy để thể số từ đến Hình 2.6 Đèn đoạn hiển thị số chữ số ký hiệu đặc biệt Có hai loại đèn đoạn: - Loại catod chung (hình 2.7 a), dùng cho mạch giải mã có ngã tác động cao - Loại anod chung (hình 2.7 b), dùng cho mạch giải mã có ngã tác động thấp (a) (Hình 2.7) (b) 21 | P a g e 3.2 Mạch giải mã BCD sang đoạn : Mạch có ngã vào cho số BCD ngã thích ứng với ngã vào a, b, c, d, e, f, g led đọan, cho đọan cháy sáng tạo số thập phân với mã BCD ngã vào Bảng thật mạch giải mã đoạn, có ngã tác động thấp: Bảng 2.2 Dùng Bảng Karnaugh đơn giản trực tiếp với hàm chứa tổ hợp, ta có kết quả: a = DB(CA + CA) b = CBA + CBA c = DCBA d = DCBA+ CBA + CBA e = A + CB f = CB + BA + DCA g= DCB + CBA 22 | P a g e Từ kết ta vẽ mạch giải mã đoạn dùng cổng logic Hai IC thông dụng dùng để giải mã BCD sang đọan là: - CD 4511 (loại CMOS, ngã tác động cao có đệm) - 7447 (loại TTL, ngã tác động thấp, cực thu để hở) Chúng ta khảo sát IC giải mã BCD sang đoạn : IC 7447 Bảng thật 7447: Vào Số/ Hàm 10 11 12 13 14 15 (2) (3) (4) L T 1 1 1 1 1 1 1 1 x R B x x x x x x x x x x x x x x x x x D 0 0 0 0 1 1 1 1 x x Ra C 0 0 1 1 0 0 1 1 x x B 0 1 0 1 0 1 0 1 x x A 1 1 1 1 x x BI (1) RBO 1 1 1 1 1 1 1 1 0 a 0 1 0 1 1 1 b 0 0 1 0 1 1 1 c 0 0 0 0 1 1 1 d 0 0 1 0 0 1 e 1 1 1 1 1 1 f 1 0 0 1 0 1 Bảng 2.3 Ghi chú: BI/RBO nối theo kiểu điểm AND bên IC dùng ngã vào xóa (Blanking Input, BI) và/hoặc ngã xóa dợn sóng (Ripple Blanking Output, RBO) Ngã vào BI phải để hở hay giữ mức cao cần thực giải mã cho số Ngã vào xóa dợn sóng (Ripple Blanking Input, RBI) phải để hở hay mức cao muốn đọc số 23 | P a g e g 1 0 0 0 0 0 1 Khi đưa ngã vào BI xuống thấp, ngã lên (không tác động) bất chấp ngã vào lại Ta nói IC làm việc điều kiện bị ép buộc trường hợp BI giữ vai trò ngã vào 3.Khi ngã vào RBI mức chức khác : thử đèn, xóa số khơng có nghĩa Ta hiểu rõ c0 A=B=C=D=0, tất ngã kể RBO xuống Ta nói IC làm việc điều kiện đáp ứng Khi BI/RBO để hở hay giữ mức ngã vào thử đèn (Lamp test, LT) xuống 0, tất led cháy (ngã xuống 0) Dựa vào bảng thật ghi 7447 IC giải mã BCD sang đọan có đầ y đủ hức nă ng với thí dụ mạch hiển thị kết có chữ số sau đây: (hình 2.8) Hình 2.8 Vận hành mạch giải thích sau: - IC hàng đơn vị có ngã vào RBI đưa lên mức cao nên đèn số hàng đơn vị luôn hiển thị (dòng bảng thật), điều cần thiết để xác nhận mạch chạy kết giải mã số - IC hàng chục có ngã vào RBI nối với ngã RBO IC hàng trăm nên số hàng chục hiển thị số hàng trăm khác (RBO=1) (dòng đến 15) - IC hàng trăm có ngã vào RBI đưa xuống mức thấp nên số hàng trăm ln ln tắt (dòng ghi 3) 24 | P a g e Tài liệu Tham Khảo 1; Thiết Kế Logic Mạch Số, tác giả Nguyễn thúy vân 2; Giáo trình kỹ thuật số, tác giả Nguyễn thúy vân 3; tham khảo tài liệu internet … 25 | P a g e ... PHẦN 1: MẠCH TỔ HỢP 1.1 Mơ hình tốn học mạch tổ hợp: - Mạch tổ hợp mạch mà trạng thái đầu mạch phụ thuộc tổ hợp trạng thái đầu vào thời điểm mà không phụ thuộc vào thời điểm trước - Mạch tổ hợp thường... LỜI NÓI ĐẦU PHẦN 1: MẠCH TỔ HỢP .3 1.1 Mơ hình tốn học mạch tổ hợp: .3 1.2 Phân tích mạch tổ hợp 1.3 Thiết kế mạch tổ hợp 1.3.1 Bài toán thiết... phân tích mạch tổ hợp cho hình đây: 3|Page a) Hình 1.2 Phân tích mạch tổ hợp a Sơ đồ logic cho trước ; b sơ đồ khối mạch tổ hợp Nhiệm vụ đặt phải xác định tín hiệu phụ thuộc vào tín hiệu vào nào,