Giao trinh ky thuat so 1 PGS TS nguyen gia hieu

Nội dung giáo trình Kỹ thuật số 1 bao gồm:

KỸ THUẬT SỐ LỜI NÓI ĐẦU Hiện thiết bị số đặc biệt máy tính ngày sử dụng rộng rãi để giải vô số vấn đề khoa học kỹ thuật thời đại Các thiết bị số máy tính hệ thống có độ tin cậy cao, dễ xây dựng, sử dụng có hiệu cao Nó mở khả vơ to lớn trước kỹ thuật đại Các thiết bị số máy tính hệ thống có cấu tạo phức tạp, số phần tử để tạo thành tương đối Nghĩa số vấn đề cấu trúc máy việc thiết kế đơn vị chiếm thời gian Nhưng loại cơng việc hồn tồn khác địi hỏi nhiều thời gian thiết kế logic hệ thống Thiết kế logic hay cịn gọi Kỹ Thuật Số cơng cụ đắc lực giúp ta thiết kế tốt thiết bị số nghĩa đảm bảo độ tin cậy, hoạt động đắn thiết bị với số phần tử linh kiện Người ta chia hệ logic thành loại: Hệ logic tổ hợp (Combinational) Hệ logic (sequential) Đặc điểm hệ logic tổ hợp giá trị logic đầu thời điểm phụ thuộc vào tổ hợp giá trị logic đầu vào hệ thời điểm Ngược lại hệ logic giá trị logic đầu thời điểm phụ thuộc vào giá trị logic thời điểm mà phụ thuộc vào giá trị đầu vào trước Nghĩa hệ logic có trí nhớ hay có tính kế thừa trạng thái vào hệ trước Để xây dựng thiết bị số người ta dùng logic mắc dãy cố định (logic cable) nghĩa dùng phần tử logic AND, NOT, OR, NOR phần tử nhớ Nhưng với phát triển mạnh mẽ kỹ thuật vi điện tử năm qua, đặc biệt đời vi điện tử cỡ lớn (LSI, VLSI), vi xử lý (µP) máy vi tính (µC), người ta xây dựng hệ thống số điều khiển theo chương trình Trang KỸ THUẬT SỐ Nội dung giáo trình Kỹ thuật số bao gồm: Z Cơ sở số học thiết bị số, sở để thực phép tính số học, xử lý tin tức số hệ thống Z Cơ sở logic thiết bị số sở để thực mạch điện cho thiết bị số Z Tổng hợp hệ logic tổ hợp, nêu lên bước thiết kế xây dựng hệ tổ hợp Tổng hợp hệ logic kế tiếp, nêu lên bước thiết kế xây dựng hệ Người biên soạn PGS.TS NGUYỄN GIA HIỂU Trang KỸ THUẬT SỐ CHƯƠNG CƠ SỞ SỐ HỌC CỦA MÁY TÍNH ĐIỆN TỬ Máy tính điện tử xử lý thông tin số chữ Muốn phải biết: Cách biểu diễn thông tin Cách thực phép tính I Biểu diễn thơng tin máy tính điện tử Các thiết bị số, máy tính dùng để xử lý thơng tin, liệu biểu diễn dạng đặc biệt nhờ ký hiệu mà ta gọi mã Đối với thông tin chữ - số ta dùng mã ký tự để biểu diễn chữ số “0, 1, 2, , 9”, ký hiệu phép toán “+”, “-”, “* “, “/” chữ (alphabet) Để tiến hành phép tính số học máy tính ta dùng mã số mã nhị phân, mã nhị thập phân, mã số 8, mã số 16 Mã hố thơng tin khơng số Hai loại mã phổ cập ASCII EBCDIC a Mã ASCII (American Standard Code for information Interchage) dùng bit để mã hố thơng tin, cịn bit thứ bit kiểm tra chẵn lẻ 00 … 1F: tín hiệu truyền tin, CRT, máy in 30 … 39: chữ số (0 … 9) 41 … 5A: tập chữ to 61 … 7A: tập chữ nhỏ lại tập ký hiệu khác (phép tính số học) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 000 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 001 DLE DC1 DC2 DC3 DC4 (stop) NAK SYN ETB CAN EM SUB ESC FS GS RS US 010 SP ! “ # $ % & ‘ ( ) * + , (comma) / 011 : ; < = > ? 100 @ A B C D E F G H I J K L M N O 101 P Q R S T U V W X Y Z [ \ ] µ ³ 110 A B C D E F G H I J K L M N O 111 p q r s t u v w x y z { ‘ } ~ DEL Trang KỸ THUẬT SỐ NUL EOT HT FF SP FS GS BEL BS VT SO SI Null End of tape Horizontal tab Form feed Space File seperator Group seperator Bell Back space Vertical tab Shift out Shift In EM RS US DC1 DC2 DC3 DC4 ETB CAN SUB DEL End of Medium Record seperator Unit seperator Device control Device control Device control Device control End of Transmitted Block Cancel Substitute Delete b Mã EBCDIC (Extended Binary Coded Decimal Interchange Code) dùng bit để mã hố thơng tin Nó sử dụng máy tính lớn IBM Burroughs Sản phẩm IBM phổ cập rộng rãi giới Mã BAUDOT: dùng bit để mã hố thơng tin Nó dùng bưu điện số loại teletype Mã hoá tin tức số - Mã nhị phân: Máy tính sử dụng mã nhị phân để thực phép tính cách nhanh chóng dễ dàng Thí dụ: 25(10) = 11001 (2) 121 (10) = 1111001 (2) - Mã nhị thập phân (BCD Code – Binary Coded Decimal Code) Các số thập phân biểu diễn dạng mã nhị phân Trong trường hợp khối lượng số liệu lớn số phép tính phải thực ít, thực phép tính mã nhị thâp phân, cần phải biên chỉnh kết lớn Một vài BCD Code bít sau: Số thập phân Mã 8-4-2-1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Mã 4-2-2-1 0000 0001 0010 0011 0110 1001 1100 1101 1110 1111 Mã 8-4-(-2)-(-1) 0000 0111 0110 0101 0100 1011 1010 1001 1000 1111 Mã dư (Stibitz) 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 Gray Code Một dạng mã đặc biệt áp dụng hệ truyền động, đo tốc độ quay hệ thống đo lường Đặc trưng đại lượng sai khác bít, độ tin cậy hệ thống đo lường cao Trang KỸ THUẬT SỐ Gray Code – bit 00 01 11 10 Gray Code – bit 000 001 011 010 110 111 101 100 II Các hệ thống số dùng máy tính điện tử Các hệ thống số Thường ngày ta dùng hệ đếm thập phân, máy tính dùng hệ nhị phân Ngồi ta cịn dùng hệ số 8, hệ số 16 Cơ số hệ đếm số lượng chữ số khác cần thiết để biểu diễn số Một số N viết dạng tổng quát: n N = ± ∑ akR k k = −l Trong đó: R: sở hệ đếm ak: chữ số vị trí k (0 ≤ ak ≤ R) l, n: số nguyên N = anan-1…a1a0,a-1a-2…a-l Hệ số 10: {ak}10 = { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9} 427,52(10) = 4*102 + 2*101 + 7*100 + 5*10-1 + 2*10-2 Hệ số 2: {ak}2 = { 0, 1} 11011,01(2) = 1*24 + 1*23 + 0*22 + 1*21 + 1*20 + 0*2-1 + 1*2-2 = 16 + + + + 1/4 = 27,25 Hệ số 8: {ak}8 = { 0, 1, 2, 3, 4, 5, 6, 7} 653,12(8)= 6*82 + * 81 + * 80 + 1*8-1 + 2*8-2 = 427,1875(8) Hệ số 16: {ak}16 = { 0, 1, 2, 3, 4, 5, 6, 7, 9, A, B, C, D, E, F} 3A7,C(16) = 3*162 + 10 *161 + 7*160 + 12*16-1 = 935,75(10) Chuyển đổi hệ số khác a Hệ số 2: Hệ → 2: Thay chữ số hệ chữ số hệ 650,3(8) = 110.101.000,011 Hệ → 8: Thay nhóm chữ số lấy từ dấu phẩy chữ số hệ Trang KỸ THUẬT SỐ 10111001101,1012(2) = 2715 ,54(8) b Hệ số 16 2: Làm tương tự chuyển đổi thay nhóm chữ số nhị phân Hệ 16 → 2: B7A,D5(16) = 1011.0111.1010,1101.0101(2) Hệ → 16: 11011110111,101011(2) = 6F7,AC(16) c Hệ số R → 10: Biểu diễn ak Rk theo hệ 10 thực phép tính hệ 10 VD nêu: 11011,01(2) = 27,25(10) 3A7,C(16) = 935,75(10) d Chuyển số N từ hệ đếm A sang hệ đếm B (hệ số bất kỳ) N số nguyên Chia liên tiếp N thường nhận cho số B (biểu diễn theo hệ đếm A) thương số < B Các số dư cho ta dãy số biểu diễn số nguyên N theo hệ đếm số B Thương số cuối chữ số bậc cao Thí dụ: 751(10) sang số 11 751 11 68 11 Ỉ 751(10) = 623(11) 101110(2) số Dư 101110 101 1001 101 Æ 101110(2) = 141(5) Dư N số phân Nhân liên tiếp N phần phân tích nhận sau phép nhân với số B (biểu diễn theo hệ đếm A) Các phần nguyên nhận sau phép nhân cho ta dãy số biểu diễn số phân N theo hệ số B Thí dụ: 0,3(10) sang số 11 0,3 0,3(10) = 0,33…(11) 3,3 3,3 751,3(10) = 623,33…(11) 0,101(2) sang số 0,101 0,101(2) = 0,3030…(5) 11,001 0,101 101110,101(2) = 141,3030…(5) Số học nhị phân a Bảng cộng, trừ, nhân, chia nhị phân 0+0=0 0-0=0 0*0=0 0÷1=0 0+1=1 1-0=1 0*1=1 1÷1=1 1+0=1 1-1=1 1*0=1 + = 10 10 - = 1*1=1 - Các phép tính cộng, trừ, nhân, chia hệ thống nhị phân 101101 + 1011 (45) (11) 11001 * 1011 (25) (11) 1001 100 100 10,01 Trang KỸ THUẬT SỐ 111000 (56) 10101 1010 1011 (21) (10) (11) 11001 11001 11001 100010011 0100 100 b Ưu điểm hệ nhị phân Tính tốn nhanh → → xảy nhanh Thiết bị có độ tin cậy cao có trạng thái (1 0) Thực phép tính đơn giản Số phần tử để cấu trúc số Hệ 10: ô thể số 99 cần 2*10 = 20 phần tử Hệ 2: ô thể số 127 cần 7*2 = 14 phần tử Hệ số phần tử (R = e = 2,718 số phần tử nhất) Phép trừ bù bù 10 Trừ bình thường 89 - 23 66 98 - 87 11 49 - 62 - 13 54 - 81 -27 Trừ bù 89 + 76 165 66 98 + 12 110 11 49 + 37 86 No carry, số âm bù 54 + 18 72 No carry, số âm bù Trừ bù 10 89 + 77 166 The carry is droppe 98 + 13 111 The carry is droppe 49 No carry, result is + 38 negative, số âm 73 bù 10 hay -13 54 No carry, result is + 19 negative, số âm 73 bù 10 hay –27 III Mơ tả số máy tính số Mô tả số máy dấu phẩy cố định dấu phẩy di động Ngoài việc tạo số hệ thống số ta cần xét: - Dấu số mô tả - Vị trí dấu phẩy thập phân hay nhị phân đặt đâu a Mơ tả dấu: Dấu thể sau: “ + ” = “ - ” = Cịn vị trí dấu phẩy ta phải giải hai cách: cố định di động Trang KỸ THUẬT SỐ b Mô tả dấu phẩy cố định Dấu phẩy phân chia chuỗi chữ số thành phần nguyên phần phân số Ví dụ viết vào ngăn nhớ số nhị phân +1010,1101 -1011,1010 Nói chung dấu phẩy đặt sau ô dấu nghĩa số giữ dạng N = ± 0,a1a2…an Như cần tìm hệ số thích hợp để giá trị tuyệt đối số < (Máy chuyên dụng) c Mô tả dấu phẩy di động N= ±M*2 Dấu định trị ±E ≤ M < 1: Phần định trị Dấu đặc tính E: Số nguyên, phần đặc tính (M) (E) Mã hố số có dấu Ta thường sử dụng loại: mã thuận, mã ngược (bù 1), mã bù (bù 2) - Đối với số dương loại mã có dạng sau: A = +0,10010 → (A)th = (A)ng = (A)b = 0,10010 - Đối với số âm → A = -0,11001 (mã ngược) (mã bù) (A-)th = 1,11001 (dấu “ - ” = 1) → (A-)ng = 1,00110 (bù 1) → (A-)b = 1,00111 (bù sau thêm vào cuối cùng) IV Thực phép tính số học máy tính số Cộng trừ máy dấu phẩy cố định Sử dụng mã ngược mã bù để cộng đại số A + B A+B = 0,10010 = -0,11001 = -0,00111 (A)th = 0,10010 + (B)ng = 1,00110 (A+B)ng = 1,11000 (A)th = + (B)b = (A+B)b = A + B A+B = 0,11010 = -0,10001 = 0,01001 (A)th + (B)ng (A)th = 0,11010 + (B)b = 1,01111 (A+B)th = 10,01001 (A+B)th = 0,11010 = 1,01110 10,01000 = 0,01001 0,10010 1,00111 1,11001 - Kết có tổng theo mã thuận tổng dương theo mã ngược hay bù tổng âm - Khi dùng mã ngược có đơn vị nhớ sang cột dấu phải cộng đơn vị vào cột số bé tổng Trong trường hợp mà bù đơn vị sang cột dấu bỏ qua Trang KỸ THUẬT SỐ Cộng trừ máy dấu phẩy di động - Trước hết cần làm phần đặt tính Phần đặc tính nhỏ hon làm lớn lên cách dịch phần định trị số bên phải tương ứng - Sau đặc tính tổng đặc tính chung Cịn phần định trị tiến hành cộng lại dấu phẩy cố định - Cuối chuẩn hố kết Ví dụ: X Y (mx)b (msy)b = = = +0,10100 * 10+101 -0,10110 * 10+100 -0,01011 * 10+101 = 0,10100 = 1,10101 10,01001 → → → 01011 101 +101 X+Y = 10,01001 10 = 0,10010 10+100 10010 100 10100 101 Nhân: Trong phép nhân ta dùng mã thuận a Nhân máy dấu phẩy cố định: - Xác định dấu tích cách cộng modul ô dấu - Xác định trị số tích bao gồm phép tính tịnh tiến cộng Ví dụ: 1011 * 1010 = 1101110 Q4 = Q4 = Q4 = Q4 = → + → → + → 1011 1010 0000 0000 1011 1011 101 10 1011 1101 110 (Số bị nhân – R) (Số nhân – Q) (∑ - AC) 10 110 1110 b Nhân máy dấu phẩy di động: - Xác định dấu - Cộng phần đặc tính, kết đặc tính tích - Nhân phần định trị (không ý đến dấu) - Chuẩn tắc kết Kết định trị tích Ví dụ: X = 0,1011 10+100 Y = 0,1010 10+100 X * Y = 0,01101110 10+1000 = 0,11011100 10+111 Chia: Để thực phép chia ta dùng mã thuận a Chia máy dấu phẩy cố định Trang KỸ THUẬT SỐ - Xác định dấu thương phép cộng modulo ô dấu - Xác định trị số thương bao gồm phép tính trừ dịch trái Ví dụ: 1111 / 11 = 101 0011 - - 00000 00011 0011 00000 00001 00011 0011 00000 Dư = 1111 1100 ← 1101 Thương = 1010 ← 0100 ← 0101 Thương = Thương = b Chia máy dấu phẩy di động - Xác định dấu thương - Xác định phần đặc tính thương phép trừ - Chia phần định trị - Chuẩn tắc kết Ví dụ: X = 0,1111 10+100 Y = 0,1100 10+10 X / Y = 1,0100 10+10 = 0,1010 10+11 V Bài tập Đổi sang hệ số 2, 8, 16 số thập phân sau: a 10 d 651 b 72 e 1257 c 156 Đổi sang hệ số 10 số sau: f 53,626 a 1011 (2) d 3251 (8) b 11011010 (2) e A5 (16) c 735 (8) Đổi 751,3 (10) sang hệ số 2, 3, 5, 7, f 7A3F (16) Tìm giá trị x y a 40 (y) = 44 (6) b x1 (y) = 111 (x) Xác định hệ thống số mà phép tính số học sau thực hiện: a 1234 + 5432 = 6666 d 23 + 33 + 14 + 32 = 223 b 41 / = 13 e 302 / 20 = 12.1 c 33 / = 11 f 41 = Thực phép tính số học hệ số 5: Trang 10 KỸ THUẬT SỐ a W X + WXZ + W Y Z + WX Y + WX Z b XZ + XY Z + W X Y Thực mạng logic nhiều mức với mạch NAND a W(X + Y + Z) + XYZ b ( AB + CD)E + BD(A + B) Thực mạch NOR với tập 10 Thực mạch NAND đầu vào với mạng logic nhiều mức a Với NAND đầu vào NOT b Với NAND đầu vào, NOR đầu vào NOT c So sánh số mạch dùng trường hợp a b 11 Cho sơ đồ A B F C G a Thực mạch phần tử NAND b Thực mạch phần tử NOR 12 Cho hàm Boole f (x1, x2, x3, x4) g (x1, x2, x3, x4): f = tín hiệu vào “1”, lại f = ∅; g = số tín hiệu vào “1” chẵn, cịn lại g = f a Lập bảng giá trị thật (truth table) cho hàm Boole b Tìm dạng cực tiểu hàm f g dạng tổng tích tích tổng c Thực mạch điện mức cho hàm f g AND, OR, NOT NAND, NOR 13 Xây dựng mạch logic tổ hợp để so sánh số nhị phân bit, A = a2a1a0 B = b2b1b0 Nếu A < B đầu Z = 14 Cho sơ đồ khối mạch điện sau: A f1 B f2 f3 Z Nếu f1 = A + B, f3 cộng modulo Z = A Xác định hàm f2 15 Xây dựng tổng tổ hợp nhiều mức với mạch NAND đầu vào a Lập bảng giá trị thật tổng b Xác định hàm Si (ai, bi, Ci-1) Ci (ai, bi, Ci-1) c Xây dựng mạch điện Trang 35 KỸ THUẬT SỐ CHƯƠNG TỔNG HỢP CÁC HỆ THỐNG LOGIC KẾ TIẾP I Các đặc điểm Mơ hình chung Ở hệ logic giá trị biến số phụ thuộc vào giá trị biến số vào thời điểm mà cịn phụ thuộc vào trạng thái điều khiển trước (giá trị biến số vào trước đó) Để trì tình trạng tổ hợp vào qua, mạch cần phần tử nhớ Ta tới mơ hình hệ sau: x1 Z1 Zi = fi (x1, x2,…, xn; y1, y2,…, yp) xn Zm Mạch tổ hợp Yj = gj (x1, x2,…, xn; y1, y2,…, yp) y1 Y1 i = 1, 2,…, m Các phần tử nhớ j = 1, 2,…, p yp Yp (y1, y2,…, yp): trạng thái hệ trước biến đổi (Y1, Y2,…, Yp): trạng thái hệ sau biến đổi Xây dựng hệ logic ta phải xác định Zi Yj Bảng trạng thái đồ thị trạng thái Các hàm Yj Zi mơ tả qua bảng trạng thái hay đồ thị trạng thái Bảng trạng thái: gồm phần trạng thái tới tín hiệu Hàng tổ hợp tín hiệu vào Cột trạng thái Như biến cột tín hiệu vào, biến hàng trạng thái Trạng thái A B C D Trạng thái tới x=0 x=1 A B A C A D A D Tín hiệu x=0 X=1 0 0 0 - Xuất phát từ trạng thái A bảng, ta cho chuỗi tín hiệu vào có chuỗi trạng thái tới chuỗi tín hiệu - Khi trạng thái bảng xác định ta có bảng trạng thái xác định hồn tồn Nếu có trạng thái tới khơng xác định ta có bảng trạng thái xác định khơng hồn tồn - Đồ thị trạng thái: dạng khác bảng Nó bao gồm vòng tròn mũi tên nối vòng tròn Vòng tròn đặt trưng cho trạng thái Mũi tên độ từ trạng thái sang trạng thái Trên mũi tên 0/0 có ghi phân số nhị phân: tử tín hiệu vào, mẫu tín 0/0 A B hiệu 1/0 Hình bên đồ thị trạng thái ứng với bảng trạng thái 0/0 1/0 0/1 1/0 D 1/0 Trang 36 C KỸ THUẬT SỐ Bảng trạng thái (hay đồ thị trạng thái) điểm xuất phát tính tốn rút gọn, bảng giá trị thật hệ logic tổ hợp Các phần tử nhớ Các phần tử nhớ phần tử logic có trạng thái ổn định y FF ứng với “1” “0”, ta thường gọi flip flop “1” ứng với y=1 y Ký hiệu y = , “0” ứng với y=0 y = Các phần tử nhớ thường gặp SR, JK, D Mỗi loại phần tử nhớ có đặc tính khác qua bảng đặc tính Muốn có trạng thái tới mong muốn ta phải tác động vào đầu vào phần tử nhớ tín hiệu thích hợp nhớ phương trình kích thích đầu vào qua sử dụng bảng kích thích Sau bảng đặc tính bảng kích thích SR, JK, D: SR 00 01 10 11 Qn+1 Qn ? Qn→Qn+1 0→0 0→1 1→0 1→1 SR – FF SR 010 01 -0 JK 00 01 10 11 Qn+1 Qn Qn Qn→Qn+1 0→0 0→1 1→0 1→1 JK - FF JK 01-1 -0 Qn+1 Qn→Qn+1 D 0→0 0→1 1→1 Bảng đặc tính 1→1 D Bảng kích thích D D II Phân tích mạch Việc phân tích mạch cho ta mơ hình tương ứng, mơ tả phẩm chất mạch Bài toán tổng hợp q trình ngược lại tốn phân tích Các bước phân tích mạch là: Mạch điện Xây dựng bảng kích thích Tạo bảng chuyển tiếp Thành lập bảng trạng thái Mô tả hoạt động mạch Phân tích mạch đồng Ví dụ 1: Phân tích mạch x1 x2 x1 x2 S y x1 x2 R y x1 x2 C Từ mạch điện ta có hàm kích thích S = x1x2 R = x x Z x1 x2 Thành lập bảng kích thích y x1x2 = 00 x1x2 = 11 x1x2 = 10 → → → SR = 01 SR = 10 SR = 00 → x1x2 00 01 11 10 01 00 10 01 00 10 00 00 SR Dùng bảng kích thích phương trình đặc tính thành lập bảng chuyển tiếp Trang 37 KỸ THUẬT SỐ x1x2 Thay giá trị S, R, y vị trí tương ứng vào phương trình Y = S + Ry = + 00 = Hoặc SR = 10 (y = 0) → (y = 1) y 00 01 11 10 0 1 1 Y Từ mạch điện ta có: z = x1 x y + x1 x y + x1 x y + x1 x y Thay giá trị x1x2y vị trí tương ứng ta tính giá trị z Giả sử đặt trạng thái ứng với ký hiệu q0 q1 Ta bảng trạng thái mạch điện sau: x1x2 00 01 11 10 q0 q0, q0, q0, q0, q1 q1, q1, q1, q1, y Đây cộng nhị phân nối tiếp Ví dụ 2: Phân tích mạch x x Z J1 y1 x x K1 y1 C x J2 y2 x K2 y2 C Các bước phân tích: - Từ mạch điện, viết phương trình đầu vào FF phương trình tín hiệu - Từ phương trình đầu vào FF lập bảng tín hiệu đầu vào FF - Dùng bảng đặc tính FF lập bảng độ chuyển tiếp - Đặt ký hiệu cho trạng thái → Bảng trạng thái Từ mạch điện ta có: J1 = xy + x y J2 = x + y1 K1 = x K = x + y1 Z = xy 1y Thành lập bảng kích thích (Excitation Matrix and Z matrix) x y1y2 00 01 11 10 x 01 11 11 01 01 01 10 10 J1K1 10 00 00 10 11 11 11 11 J2K2 y1y2 00 01 11 10 0 1 0 0 Z Trang 38 KỸ THUẬT SỐ Dùng bảng đặc tính JK-FF ( Y = Jy + Ky ), ta bảng chuyển tiếp: x x y1y2 1 00 00, 11, q1 q1, q3, 01 10, 00, q2 q4, q1, 11 01, 10, q3 q2, q4, 10 01, 11, q4 Q2, q3, Y1Y2 Hàng (10) cột (x=1) có J1 = K1 = 0, y1 = → Y1 = J2 = K2 = 0, y2 = → Y2 = Bảng trạng thái mạch q1 q2 q3 q4 ứng với 00 01 11 10 (y1 y2) Ví dụ 3: Phân tích mạch R1 = xpy R = xp S1 = xpy S2 = xpy z = xpy + xpy x y2 y2 y1 y1 R2 S2 R1 S1 x p px xp px Z p x p Tham số Z xuất có xung p Ta bảng kích thích: (px) y1y2 00 01 10 11 00 00, 00 00, 00 00, 00 00, 00 (px) 01 10 00, 00 10, 10 00, 00 00, 10 00, 00 10, 10 00, 00 00, 10 (R1S1, R2S2) 11 00, 01 01, 01 00, 00 01, 00 00 0 0 01 0 0 10 1 11 0 1 (Z) Đầu vào px = 00 01 ứng giá trị đầu vào FF 00, trạng thái hệ không thay đổi thay cột N Dùng bảng đặc tính RS – FF ta bảng độ y1y2 00 01 10 11 p=0 N 00 01 10 11 p=1 00 00 00 10 (Y1Y2) 01 11 10 11 p=0 N 0 0 p=1 0 1 (Z) 0 1 Trong cột N (R1S1, R2S2)=(00, 00) nên trạng thái tới trạng thái Khi x = y1y2 = 00, (R2S2) = (01) nên FF2 → 1, Y2 = (R1S1) = (00) nên FF1 lại trạng thái cũ → Y1 = (Y1Y2) = (01) cột 3, hàng Trang 39 KỸ THUẬT SỐ Ở cột (p = 0) trạng thái trùng với trạng thái Nếu trạng thái 00 x = 1, p = trạng thái tới chuyển dịch đến cột 3, hàng (Y1Y2) = (01) Tiếp theo trạng thái chuyển dịch đến hàng (y1y2) = (01) (hàng 2, cột 1), trạng thái Vì xung p tồn thời gian ngắn trễ phần tử nhớ, xung trước trạng thái (y1y2) = (01) gây thay đổi Điểm hoạt động chạy ngang chuyển chéo cột đặc trưng mạch hoạt động Pulse mode Bảng trạng thái: Nếu đặt ký hiệu tuỳ ý cho trạng thái ta bảng trạng thái p=0 p=1 X p=0 N 1 2 3 4 Trạng thái tới N 0 0 p=1 X 0 1 Tín hiệu 11/0 0 1 10/0 10/1 10/0 11/1 11/0 10/1 11/1 III Tổng hợp mạch Các bước thiết kế mạch logic - Xác định bảng trạng thái hay đồ thị trạng thái từ hoạt động mạch - Rút gọn bảng trạng thái: S = [ log2n] n: số trạng thái, S số phần tử nhớ cần sử dụng Nếu n giảm S giảm mạch điện đơn giản - Mã hoá trạng thái cách đánh dấu trạng thái n S Gọi N số cách đánh dấu, ta có: (2 s − 1)! (2 s − 1)! S! - Xác định phương trình đầu vào FF phương trình N= N 840 10.810.800 - Xây dựng mạch điện Tổng hợp mạch đơn giản a Xây dựng ghi bit nối tiếp đồng dùng JK – FF X CΩ 0011 A B C D 1 (Sau nhịp) Bảng trạng thái FF C X A B C D Bắt đầu 0 0 1 0 1 0 0 1 0 1 Bảng kích thích JK-FF JK Qn→Qn+1 00→0 10→1 -1 1→0 -0 1→1 Trang 40 KỸ THUẬT SỐ Dựa vào bảng kích thích JK-FF, ta xác định phương trình đầu vào JK-FF Đầu tiên xét flip flop A: Đối với flip flop A, tín hiệu vào X A phải ghi nhận lại tín hiệu X Ngăn (00) nói lên A trạng thái 0, tham số vào X phải ghi nhận X nghĩa → 0, đầu vào JA – KA phải tác động JA = 0, KA tuỳ ý (0-) Tương tự ngăn (01): → 1, cần tác động vào JAKA (1-) X A Ngăn (10): → 0, cần tác động vào JAKA (-1) Ngăn (11): → 1, cần tác động vào JAKA (-0) Từ bảng ta có: JA = X K A = X 0-1 1-0 JA - KA Đối với flip flop B, tín hiệu vào A B phải ghi nhận lại tín hiệu từ A Từ bảng kích thích tín hiệu vào cho B (JB - KB) ta được: JB = A K B = A Tương tự cho phần tử nhớ C D, ta có: A JC = B K C = B JD = C K D = C B 1 0-1 1-0 JB - KB Từ cặp phương trình JA – KA, JB – KB, JC – KC, JD – KD ta xây dựng mạch điện cho ghi bit nối tiếp J J A K K C C J B J C K C D K C C r b Xây dựng đệm nhị phân bit D – FF JK – FF Bảng trạng thái Bn Bn Bn (AB)n (AB)n+1 00 01 01 10 10 11 (AB)n+1 JA - KA JB – KB 11 00 (DA - DB) JA = KA = B JB = KB = 1 01 10 11 00 n A 0- 1- -0 -1 n A 1- -1 1- -1 n A D A = AB + AB DB = B Trang 41 KỸ THUẬT SỐ DA - DB A B B DA DA + 21 A A B A B 20 DB C C C A B Bộ đếm Dùng JK-FF gọn c Xây dựng đếm thập phân mã hoá nhị phân (BCD) C A B C D Bộ đếm BCD Bảng trạng thái DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 DCBA 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 yk→yk+1 0→0 0→1 1→0 1→1 JK 01-1 -0 Từ bảng trạng thái dựa vào bảng kích thích, ta xây dựng phương trình vào: BA DC 00 01 11 10 00 01 11 10 1- -1 1- -1 -1- -1 JA - KA -1 -1 - 11 - BA 00 01 11 10 JA = KA = BA DC 00 01 11 10 00 01 11 10 0- 0-0 -0 -0- 0JA - KA 1-1 - -0 -0 - 00 01 11 10 0- 10- -0- 0JB - KB -1 -1 - -0 -0 - DC JB = KB = AD BA 00 01 11 10 0- 00- -1 JB - KB 01 - 00 - DC 00 01 11 10 JC = KC = AB JD = ABC, KD = A Trên sở phương trình đầu vào JA – KA, JB – KB, JC – KC, JD – KD, ta có mạch điện đếm BCD: C JA=KA=1 JB=KB=A VCC + C J C J J B A K C A K 20 C J C B K 21 d Xây dựng cộng nhị phân nối tiếp - Xây dựng bảng trạng thái: đặt trạng thái: q0: ứng với trường hợp khơng có nhớ q1: ứng với trường hợp có nhớ (carry) K C Ai Bi D 22 D Mạch tổ hợp 23 Zi Các phần tử nhớ Trang 42 KỸ THUẬT SỐ Bắt đầu từ q0 ta xét trạng thái tổ hợp ra: 11/0 00/0 01/1 10/1 q0 01/0 10/0 11/1 q1 Mã hoá trạng thái: 00/1 AiBi Y q 0: y = q 1: y = → 00 01 11 10 0, 0, 0, 1, YZi 1, 1, 0, 1, Ta có phương trình đầu ra: Z i = A i B i y + A iBi y + A i B i y + A iBi y = A i ⊕ Bi ⊕ y - Dùng SR – FF, ta có bảng kích thích: yk→yk+1 SR 0→0 0- Y 0→1 10 1→0 01 1→1 -0 AiBi 00 01 11 10 Phương trình đầu vào 0- 0- 1- 0- S = AiBi 01 -0 SR -0 -0 R = A i Bi → - Mạch điện C S R A Bi y y + Zi + Một số phần tử nhớ hệ từ hệ TTL/ SSI, MSI, LSI 3.1 Một số phần tử nhớ 54/ 7471 chứa phần tử SR – FF 54/ 7473 chứa phần tử JK – FF 54/ 7474 chứa phần tử D – FF 3.2 Một số hệ a Bộ đếm không đồng - Thập phân: 54/ 7490, 54/ 74196, 54/ 74176 - Nhị phân bit: 54/ 7493, 54/ 74197, 54/ 74293 Bộ đếm đồng - Thập phân: 54/ 74160, 54/ 74162 - Thập phân tăng giảm: 54/ 74192, 54/ 74190 - Nhị phân bit: 54/ 74193, 54/ 74191, 54/ 74163 b Bộ ghi dịch - 54/ 7491: ghi dịch bit, vào nối tiếp, Trang 43 KỸ THUẬT SỐ - 54/ 74165: ghi dịch bit, vào song song nối tiếp, - 54/ 74164: ghi dịch bit, vào nối tiếp song song, - 54/ 74190: ghi dịch bit, vào song song c Các nhớ - RAM: 54/ 74200 đọc/ ghi 256 bit - ROM: 54/ 74187 đọc 1024 bit - EPROM: 2732 Kbyte 2764 Kbyte - PLA (Programable logic Array): cặp ROM (AND - OR) kèm theo phần tử nhớ Nó cho phép thực hệ logic bất kỳ: x1 AND ROM xn OR ROM Z1 Z2 Y1 YP Phần tử nhớ y1 yP Zm TMS 2000 có JK – FF với PLA 17 đầu vào, 18 đầu TMS 2200 có 10 JK – FF với PLA 13 đầu vào, 10 đầu IV Bài tập Cho mạch logic với phần tử nhớ D-FF, đầu vào X Y, đầu Z xác định D A = XY + XA, D B = XB + XA, Z = B Vẽ sơ đồ mạch điện, xác định bảng trạng thái, đồ thị trạng thái mạch Cho mạch logic với phần tử nhớ D-FF đầu vào X xác định DA = (BC + BC)X + (BC + BC)X , DB = A, DC = B a Lập bảng trạng thái mạch b Vẽ đồ thị trạng thái với X = X = Cho mạch logic với phần tử nhớ JK-FF, đầu vào X Y, đầu Z xác định J A = BX + BY, KA = BX Y, JB = AX, K B = A + X Y; Z = AXY + BX Y Vẽ mạch điện, xác định bảng trạng thái đồ thị trạng thái mạch Cho mạch logic có phần tử nhớ JK-FF, đầu vào X đầu Y Lập bảng trạng thái đồ thị trạng thái mạch X B B + J A K A C J B K B + Y C Ω Clock Trang 44 KỸ THUẬT SỐ Thiết kế mạch logic với phần tử nhớ D-FF, A B đầu vào X Khi X = 0, mạch lại trạng thái cũ Khi X = 1, mạch qua độ 00, 01, 11, 10 sau trở lại 00 trình lặp lại Thiết kế mạch với phần tử nhớ D-FF, đầu vào X đầu Đồ thị trạng thái mạch sau: 00/1 1 10/0 01/0 11/0 Thiết kế mạch tập với JK-FF Dùng D-FF xây dựng mạch logic có bảng trạng thái sau: yn+1 Z x= x= x= x= 1 00 00 01 0 01 00 11 0 11 10 11 0 10 00 01 Thiết kế mạch logic với JK-FF đầu vào E X yn Nếu E = mạch lại trạng thái cũ không kể X = hay Nếu E = X = mạch có độ 00→01→10→11→00 lặp lại Nếu E = X = mạch có độ 00→11→10→01→00 lặp lại 10 Dùng phần tử nhớ JK-FF, xây dựng đếm theo mã GrayCode bit 11 Xây dựng mạch tìm sai hoạt động nối tiếp có đầu vào X đầu Z Đầu Z = tín hiệu vào X = trước có tín hiệu vào 00 12 Dùng phần tử nhớ JK-FF xây dựng đếm bit theo đồ thị trạng thái sau: →1→2→3→4→ ↑ ↓ 11 ← 10 ← ← ← ← 13 Dùng phần tử nhớ SR-FF xây dựng đếm nhị phân bit: →1→2→ ↑ ↓ ←6←5 ← 14 Dùng phần tử nhớ D-FF xây dựng đếm vòng xoắn bit theo đồ thị sau: →4→ ↑ ↓ ←1← 15 Dùng phần tử nhớ JK-FF xây dựng đếm bit theo đồ thị trạng thái: Trang 45 KỸ THUẬT SỐ →1→ ↑ ↓ ←5← 16 Dùng phần tử nhớ SR-FF xây dựng đếm GrayCode bit theo đồ thị: →1→3→ ↑ ↓ ←5←7 ← 17 Dùng phần tử nhớ JK-FF xây dựng đếm thập phân theo mã Aiken 18 Dùng phần tử nhớ SR-FF xây dựng đếm thập phân theo mã Stibitz (mã dư 3) Trang 46 KỸ THUẬT SỐ TÀI LIỆU THAM KHẢO S.H Caldwell, Switching circuits and logic Disign Z Kohaz, Switching and Finite Automata Theory, Mc graw.Hill, 1978 F.J Hilland G.R.Perterson, Switching theory and logical Disign, wiley, NewYork, 1981 E.Mc Cluskey, logic design Principles, Prentice Hall, EngleWood Cliff, N.J 1986 A.D Friendman, logical Design of digital Acptems S.davadas, logic Synthers, Mc Graw-Hill, 1994 T.R Blackelec, Digital Design with Standard MSI & LSI Jean_ Micher Bernard , Delalogi que ca’ble’aux Microfrocesseurs M Aunuaux , Logi que Binaire et ordinateurs 10 Booth Taylor , Digital Networks and Computer System 11 Nguyen Xuan Quynh , Ly thuyet mach logic va ky thuat so Trang 47 KỸ THUẬT SỐ MỤC LỤC CHƯƠNG CƠ SỞ SỐ HỌC CỦA MÁY TÍNH ĐIỆN TỬ I Biểu diễn thơng tin máy tính điện tử Mã hố thơng tin khơng số Mã hoá tin tức số II Các hệ thống số dùng máy tính điện tử Các hệ thống số Chuyển đổi hệ số khác Số học nhị phân III Mơ tả số máy tính số Mô tả số máy dấu phẩy cố định dấu phẩy di động Mã hố số có dấu IV Thực phép tính số học máy tính số Cộng trừ máy dấu phẩy cố định Cộng trừ máy dấu phẩy di động Nhân: Trong phép nhân ta dùng mã thuận Chia: Để thực phép chia ta dùng mã thuận V Bài tập 10 CHƯƠNG – CƠ SỞ LOGIC CỦA MÁY TÍNH ĐIỆN TỬ 12 I Các định lý đại số Boole: 12 Luật giao hoán 12 Luật kết hợp 12 Luật phối hợp 12 Tồn 0, cho 12 Tồn phần tử bù A A cho 12 Luật lũy đẳng 12 Luật dán 12 Luật hấp thụ 12 Luật bù kép 12 10 Luật DeMorgan 12 II Hàm Boole bảng giá trị thật 13 Hàm Boole 13 Bảng giá trị thật (Truth table) 13 III Dạng tắc hàm Boole 14 Định nghĩa minterm maxterm với i: số; n: số biến số 14 Dạng tắc tuyển dạng tắc hội 14 IV Cực tiểu hàm Boole 15 Phương pháp đại số 15 Phương pháp bảng Karnaugh 15 Phương pháp Quine - Cluskey 17 V Mạng logic nhiều đầu 19 Ví dụ cực tiểu hàm: 19 Ví dụ 2:Các phần tử chung 20 VI Bài tập 21 CHƯƠNG TỔNG HỢP CÁC HỆ LOGIC TỔ HỢP 24 Trang 48 KỸ THUẬT SỐ I Dạng tín hiệu phần tử logic 24 Dạng tín hiệu 24 Các phần tử logic 24 II Các hệ logic tổ hợp 24 Đặc trưng hệ logic tổ hợp 24 Các bước thiết kế mạch tổ hợp 25 Một số thí dụ 25 III Xây dựng mạng logic tổ hợp phần tử NAND/ NOR 27 Thực mạng logic hai mức ( NAND/ NOR) 27 Phân tích mạng logic nhiều mức 28 Tổng hợp mạng logic nhiều mức 30 IV Một số hệ logic tổ hợp cấu trúc từ TTL/ SSI, MSI 33 Khái niệm chung mạch vi điện tử số 33 Một số phần tử logic TTL/ SSI thường gặp 34 Một số hệ logic từ họ TTL/ MSI 34 IV Bài tập chương 34 CHƯƠNG TỔNG HỢP CÁC HỆ THỐNG LOGIC KẾ TIẾP 36 I Các đặc điểm 36 Mô hình chung 36 Bảng trạng thái đồ thị trạng thái 36 Các phần tử nhớ 37 II Phân tích mạch 37 Phân tích mạch đồng 37 III Tổng hợp mạch 40 Các bước thiết kế mạch logic 40 Tổng hợp mạch đơn giản 40 Một số phần tử nhớ hệ từ hệ TTL/ SSI, MSI, LSI 43 IV Bài tập 44 TÀI LIỆU THAM KHẢO 47 MỤC LỤC 48 Trang 49 ... 8-4-2 -1 0000 00 01 0 010 0 011 010 0 010 1 011 0 011 1 10 00 10 01 Mã 4-2-2 -1 0000 00 01 0 010 0 011 011 0 10 01 110 0 11 01 111 0 11 11 Mã 8-4-(-2)-( -1) 0000 011 1 011 0 010 1 010 0 10 11 1 010 10 01 1000 11 11 Mã dư... (mx)b (msy)b = = = +0 ,10 100 * 10 +10 1 -0 ,10 110 * 10 +10 0 -0, 010 11 * 10 +10 1 = 0 ,10 100 = 1, 1 010 1 10 , 010 01 → → → 010 11 1 01 +10 1 X+Y = 10 , 010 01 10 = 0 ,10 010 10 +10 0 10 010 10 0 10 100 10 1 Nhân: Trong phép... 0? ?1= 0 0 +1= 1 1- 0 =1 0 *1= 1 1? ?1= 1 1+ 0 =1 1 -1= 1 1* 0 =1 + = 10 10 - = 1* 1 =1 - Các phép tính cộng, trừ, nhân, chia hệ thống nhị phân 10 110 1 + 10 11 (45) (11 ) 11 0 01 * 10 11 (25) (11 ) 10 01 100 10 0 10 , 01 Trang