Báo cáo đề tài thiết kế nhân vi xử lý nhúng trên công nghệ FPGA

23 136 0
Báo cáo đề tài thiết kế nhân vi xử lý nhúng trên công nghệ FPGA

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Báo cáo đồ án tốt nghiệp Khoa Vô tuyến điện tử - 2012 Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn công nghệ FPGA Sinh viên thực Giáo viên hướng dẫn Thượng tá, Th.s Nguyễn Hoài Anh Thượng úy, Th.s Trịnh Quang Kiên Khoa VTĐT - HVKTQS Lớp ĐTVT6B – Khoa VTĐT Hoàng Xuân Trường Nội dung báo cáo I Đặt vấn đề II Nội dung đồ án III Kết nghiên cứu VI Hướng phát triển I Đặt vấn đề - Hệ vi xử lý ứng dụng rộng rãi thực tiễn - Có thể thiết kế logic cho nhân vi xử lý mà khơng phụ thuộc vào q trình sản xuất chíp nhà máy - Chủ động vấn đề làm chủ công nghệ thiết kế hệ vi xử lý ROBOT MÁY BAY CPU Ô TÔ II Nội dung đồ án Chương TỔNG QUAN VỀ THIẾT KẾ BỘ VI XỬ LÝ NHÚNG TRÊN CÔNG NGHỆ FPGA Chương Chương THIẾT KẾ NHÂN VI XỬ LÝ NHÚNG TRÊN CÔNG NGHỆ FPGA HIỆN THỰC HÓA THIẾT KẾ NHÂN VI XỬ LÝ NHÚNG TRÊN MẠCH FPGA Chương 1: Tổng quan thiết kế vi xử lý nhúng công nghệ FPGA LOGIC (HDL) I/O BỘ NHỚ Bus CPU THANH GHI ĐA CHỨC NĂNG KẾT NỐI BÊN TRONG CPU VẬT LÝ ALU CU NHÂN VI XỬ LÝ 1.1 Tổng quan thiết kế vi xử lý nhúng công nghệ FPGA Chương 1: Tổng quan thiết kế vi xử lý nhúng công nghệ FPGA 1.2 Tổng quan công nghệ FPGA Chương 1: Tổng quan thiết kế vi xử lý nhúng công nghệ FPGA • VHDL ngôn ngữ mô tả phần cứng phát triển dùng cho chương trình VHSIC • VHDL có ưu điểm - Tính cơng cộng - Khả hỗ trợ nhiều công nghệ phương pháp thiết kế - Khả mô tả mở rộng - Khả trao đổi kết - Khả hỗ trợ thiết kế mức lớn khả sử dụng lại thiết kế 1.3 Tổng quan ngôn ngữ VHDL Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B RISC – máy tính với tập lênh rút gọn Là phương pháp thiết kế VXL: - Đơn giản hóa tập lệnh - Thời gian thực thi tất lênh - Vẫn đảm bảo vi xử lý thực thi lệnh - Tốc độ nhanh 2.1 Tổng quan RISC Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B DB8B Kiến trúc HARVARD  Mã lệnh 16 bit  Dữ liệu bit Thiết kế theo phương pháp RISC  DB8B có 27 lệnh  Tất lệnh trải qua chu kỳ lệnh 2.2 Tổng quan nhân vi xử lý DB8B Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B DB8B có 27 lệnh: Cấu trúc lênh theo hai kiểu A, B DB8B phân loại nhóm lệnh sau: - Nhóm lệnh NOP,HALT - Nhóm lệnh tốn học - Nhóm lệnh logic - Nhóm lệnh MOV - Nhóm lệnh nhảy 2.3 Xây dựng tập lệnh cho nhân vi xử lý DB8B Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B 2.4 Thiết kế chức khối DU Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B KHỐI CU: máy trạng thái hữu hạn Bao gồm trạng thái - Mỗi trạng thái thực chu kỳ xung nhịp - Ba trạng thái đầu START, READ_ROM DECODE thực thao tác với tất nhóm lệnh khác (trừ nhóm lệnh nhảy) - Ba trạng thái lại với lệnh cụ thể cho tín hiệu điều khiển khác 2.5 Thiết kế chức khối CU Chương 2: Thiết kế nhân vi xử lý nhúng với tập lệnh rút gọn DB8B Địa ROM X”0000” 001001101110 001 10010000001 10010 Quá trình thực lệnh rf[3]

Ngày đăng: 16/04/2019, 08:38

Từ khóa liên quan

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan