Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 26 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
26
Dung lượng
1,16 MB
Nội dung
ĐẠI HỌC QUỐC GIA HÀ NỘI TRƢỜNG ĐẠI HỌC CÔNG NGHỆ Đỗ Hồng Minh NGHIÊNCỨUTÍNHCHẤTĐIỆNVÀĐẶC TRƢNG NHỚSẮTĐIỆNCỦAMÀNGĐALỚP MICRO/NANO CHẾTẠOBẰNG PHƢƠNG PHÁPDUNGDỊCH Chuyên ngành: Vật liệu Linh kiện nao Chuyên ngành đào tạo thí điểm TÓM TẮT LUẬN ÁN TIẾN SĨ CHUYÊN NGÀNH VẬT LIỆU VÀ LINH KIỆN NANO Hà Nội - 2018 Công trình hồn thành tại: Bộ mơn Vật liệu Linh kiện bán dẫn nano, Khoa Vật lý kỹ thuật Công nghệ nano, Trường Đa ̣i học Công nghệ, Đa ̣i học Quốc gia Hà Nội Người hướng dẫn khoa học: TS Bùi Nguyên Quốc Trình PGS TS Phạm Đức Thắng Phản biện 1: PGS TS Lê Văn Hồng Phản biện 2: PGS TS Phương Đình Tâm Luận án bảo vệ trước Hội đồng cấp Đại học Quốc gia chấm luận án tiến sĩ họp Trường Đại học Công nghệ - Đại học Quốc Gia Hà Nội vào hồi ngày tháng năm 2018 Có thể tìm hiểu luận án tại: Thư viện Quốc gia Việt Nam Trung tâm Thông tin - Thư viện, Đại học Quốc gia Hà Nội MỞ ĐẦU Trong thiết bị điện tử, chi tiết thiếu nhớ Có nhiều dòng nhớ có cấu tạo, nguyên tắc hoạt động, chức tốc độ khác Có hai dòng nhớnhớ tự xóa mà (SRAM, DRAM) nhớ khơng tự xóa mà điển hình nhớsắtđiện FGT Bộ nhớ FGT có tốc độ nhanh, không bị liệu nguồn không bị phá hủy đọc Bộ nhớsắtđiện thường gồm lớpmàng mỏng là: màng mỏng làm điện cực trên, màng mỏng làm kênh dẫn, màng mỏng sắtđiệnmàng mỏng làm điện cực Các lớpmàngchếtạo số loại đế Các nghiêncứu luận án bao gồm: Chếtạomàng mỏng (sắt điện, kênh dẫn, điện cực) phươngphápdungdịch với chất lượng màng tốt, không nứt gãy, độ lặp lại cao mở hướng chếtạo Khảo sát cách có hệ thống ảnh hưởng nhiệt độ ủ, chiều dày màng mỏng điện cực, màng mỏng kênh dẫn, số loại đế lên tínhchấtsắt điện, nhằm mục đích cải thiện chất lượng màng mỏng sắtđiện Thiết kế, chếtạo khảo sát hoạt động nhớsắtđiện FGT Đặc biệt, công nghệ EB lithography với hỗ trợ kỹ thuật ăn mòn khơ, chúng tơi chếtạonhớ FGT có chiều rộng kênh dẫn cỡ vài chục nano mét Điều có ý nghĩa lớn việc giảm kích thước, tăng mật độ nhớnhớ Việc chếtạo thành công nhớsắtđiện thử nghiệm với kích thước micronano góp phần cho phát triển nghiêncứu thúc đẩy nhanh q trình thương mại hóa nhớsắtđiện nhằm phục vụ nhu cầu người Luận án nghiêncứu cách kết hợp phươngpháp phân tích số liệu dựa kết thực nghiệm mơ hình lý thuyết cơng bố CHƢƠNG VẬT LIỆU TRONG LINH KIỆN NHỚSẮTĐIỆN 1.1 Bộ nhớsắtđiện Bộ nhớsắtđiện có cổng điện môi sử dụng vật liệu sắtđiện polymer khảo sát rộng rãi ưu điểm dựa quy trình nhiệt độ thấp Các nhớsắtđiện có cổng điện mơi làm vật liệu sắtđiện vơ hoạt động thấp (cỡ V), làm giảm mức tiêu hao lượng nhớ, làm giảm nhiệt độ làm việc linh kiện điện tử mà tích hợp Trong luận án chúng tơi tập trungnghiêncứunhớsắtđiện dạng transistor hiệu ứng trường (FeFET) Cấu tạo, nguyên lý ghi/đọc, triển vọng ứng dụng, số vấn đề hạn chế yêu cầu lựa chọn vật liệu chếtạo cho nhớ FeFET trình bày 1.2 Vật liệu sắtđiện có cấu trúc perovskite 1.2.1 Cấu trúc perovskite vật liệu sắtđiện Các vật liệu cấu trúc perovkite lý tưởng có cơng thức hóa học ABO3, mạng sở hình lập phương có tham số mạng a = b = c α = β = γ = 900 Trong ô sở, cation A nằm đỉnh hình lập phương, anion O nằm tâm mặt lập phương hợp với cation B (nằm tâm hình lập phương) thành khối bát diện BO6 Ngồi kiểu cấu trúc lập phương số kiểu cấu trúc perovskite khác như: Cấu trúc perovskite kiểu Bi chồng lớp mà đại diện SrBi2Ta2O9 (SBT) hay (Bi3+xLa1-x)Ti3O12 (BLT); Cấu trúc perovskite kiểu đồng - vonfram; Một nhóm perovskite khác nghiêncứu cấu trúc perovskite kiểu pyrochlore 1.2.2 Lý thuyết Ginzburg-Landau chuyển pha sắtđiện Lý thuyết chuyển pha sắtđiện Landau dựa thuyết nhiệt động chuyển pha vật liệu sắtđiện sở phân tích hàm lượng tự G(P,T) Trong lý thuyết đó, độ phân cực P thông số trật tự giảm liên tục đến không nhiệt độ chuyển pha TC 1.2.3 Tínhchấtsắtđiện vật liệu có cấu trúc kiểu perovskite Xuất phát từ quan điểm nhiệt động học, để giải thích hình thành mơmen lưỡng cực điện tự phát người ta cho có dịch chuyển từ pha lập phương thuận điện không phân cực sang pha sắtđiện kèm theo chuyển pha cấu trúc sang đối xứng thấp (như pha tứ giác) ngược lại Sự thay đổi cấu trúc sang đối xứng thấp làm cho kích thước khối bát diện BO6 mở rộng làm cho anion O-2 dịch chuyển qua lại hai tâm bền ô sở gây mômen lưỡng cực điện tự phát Độ phân cực tự phát vật liệu sắtđiện phụ thuộc mạnh vào nhiệt độ vùng lân cận nhiệt độ chuyển pha TC, đột ngột giảm nhiệt độ đạt đến nhiệt độ Curie (TC) Ở nhiệt độ TC hồn tồn khơng có độ phân cực dư Điều giải thích mục 1.1.4 cấu trúc đômen sắtđiện 1.2.4 Cấu trúc đômen sắtđiện Đômen sắtđiện vùng nhỏtinh thể sắtđiện chứa lượng lớn lưỡng cực phân cực tự phát (ở vùng nhiệt nhỏ nhiệt độ Curie) xếp theo hướng Lí hình thành vùng tất lưỡng cực phân cực đồng thời định hướng theo phương, lượng tĩnhđiện hệ lớn hệ trở nên khơng ổn định Hệ ln có xu hướng cực tiểu hóa đơmen xếp theo nhiều cách cho phân cực đơmen bù trừ nhau, phân cực toàn phần hệ vật liệu theo hướng triệt tiêu Vùng ngăn cách hai đơmen gọi vách đơmen, hình thành để cực tiểu hóa lượng tĩnhđiện trường khử phân cực lượng đàn hồi liên quan đến cưỡng học lên vật liệu sắtđiện vật liệu bị làm lạnh đến điểm chuyển pha thuận điện-sắt điện Tùy vào hướng đơmen có nhiều loại vách khác Tên gọi vách đơmen gọi theo góc hai đômen cạnh 1.2.5 Đƣờng điện trễ vật liệu sắtđiện nhiệt độ T < TC Là đường cong khép kín mơ tả phụ thuộc độ phân cực vào điện trường vật liệu sắtđiện 1.3 Một số vật liệu linh kiện nhớsắtđiệnTínhchấtđiệnmàng mỏng sắtđiện PZT chịu ảnh hưởng nhiều yếu tố thành phần pha, định hướng màng, chuyển động vách đômen vật liệu, bề dày, lớp tiếp xúc kích thước hạt Yếu tố điện cực làm ảnh hưởng đến tínhchấtsắtđiệnmàng mỏng sắtđiệnđiện tích địa phương phân biên màngsắtđiện - điện cực Để phù hợp với cơng màng mỏng Pt, kênh dẫn lựa chọn ITO CHƢƠNG CÁC PHƢƠNG PHÁP THỰC NGHIỆM 2.1 Chếtạo mẫu Trong luận án lựa chọn phươngphápdungdịch để chếtạomàng mỏng PZT, BLT, SBT ITO 2.1.1 Chếtạomàng mỏng theo phƣơng phápdungdịch Các đế cắt với kích thước 10 × 10 mm2 (hoặc 20 × 20 mm2), rung siêu âm aceton phút, cồn phút Sau sấy khơ thổi khí N2 Các dungdịch tiền chấtnhỏ bề mặt đế quay phủ chế độ đệm 500 vòng/phút 10 giây, sau tăng tốc độ quay đến 2000 vòng/phút 40 giây Mẫu sau lần quay phủ dungdịch tiền chất sấy sơ 150 oC phút, 250 oC phút Bước bước được lặp lặp lại nhiều lần Các mẫu ủ nhiệt môi trường môi trường hỗn hợp khí O2 N2 với tỉ lệ 1:4 theo quy trình ủ nhiệt chậm quy trình ủ nhiệt nhanh 30 phút nhiệt độ khác 2.1.2 Chếtạođiện cực Pt Điện cực Pt chếtạophươngpháp phún xạ chân không hệ phún xạ ba bia (BOC Edward FL 500) với chế độ phún phún xạ cao áp chiều Một mặt nạ có lỗ tròn nhỏ với kích thước 100 μm, 200 μm 500 μm sử dụng để tạo hình cho điện cực Pt 2.2 Phƣơng pháp phân tích tínhchấtmàng mỏng 2.2.1 Khảo sát cấu trúc tinh thể phƣơng pháp nhiễu xạ tia X Các màng mỏng BLT, PZT, LNO, ITO sau chếtạo xác định cấu trúc phươngpháp nhiễu xạ X-ray Phép đo thực thiết bị nhiễu xạ tia X (XRD, Bruker D5005, Siemen, Germany) 2.2.2 Khảo sát hình thái cấu trúc bề mặt màng mỏng Hình thái học bề mặt màng mỏng khảo sát thiết bị SEM (Scanning Electronic Microscope) Bằng thiết bị xác định kích thước, mật độ hạt hay độ dày màng 2.2.3 Khảo sáttínhchấtđiệnmàng mỏng sắtđiệnĐặctrưngđiện trễ đặctrung dòng rò màng mỏng sắtđiện PZT khảo sát hệ Radiant Precision LC 10 đặt phòng thí nghiệm Mico-nano, trường Đại học Cơng nghệ, ĐH QGHN 2.2.4 Cấu trúc vi mô bề mặt mẫu Để quan sát cấu trúc vi mô bề mặt mẫu, chúng tơi sử dụng thiết bị kính hiển vi lực nguyên tử AFM XE-100 hãng Park Systems, đặt Khoa Vật lý, Đại học Khoa học Tự nhiên 2.2.5 Khảo sát hoạt động nhớĐặctrưng lối ra, đặctrưng I-V phân tích hệ thiết bị phân tích tham số bán dẫn (Semiconductor Parameter Analyzer) Agilent 4155C, Viện Khoa học Công nghệ Tiên tiến Nhật Bản (Japan Advanced Institute of Science and Technology) 2.3 Phƣơng phápchếtạonhớ 2.3.1 Chếtạonhớ có kích thƣớc micro mét Trong cơng nghệ quang khắc có hai kỹ thuật liff-off ăn mòn Liff-off kỹ thuật quang khắc sử dụngchất cảm quang bị hòa tan dungdịch tráng rửa sau bị ánh sáng chiếu vào Ăn mòn kỹ thuật quang khắc sử dụngchất cảm quang âm, khơng bị hòa tan dungdịch tráng rửa sau bị ánh sáng chiếu vào, ngược với q trình liffoff Các bước trình quang khắc gồm: Làm sách bề mặt đế, phủ lớp photoresist, sấy sơ bộ, chiếu sáng, tráng rửa Sấy sau ảnh 2.3.2 Công nghệ quang khắc chùm điện tử Các kích thước cỡ nano mét tạo hình transistor thực thiết bị khắc chùm điện tử (electron beam lithography), model JBX-6300FS, Viện Công nghệ Tokyo (Tokyo Institute of Technology) Trong điều kiện lý tưởng đạt cao áp 100 kV, chùm điện tử hội tụ với đường chùm (beam line) cỡ 2.1 nm, nhiên điều kiện thông thường, độ hội tụ chùm điện tử đạt cỡ 5-8 nm Chùm tia điện tử chiếu qua “mặt nạ”, tạo thấu kính điện từ truyền hình ảnh mặt nạ lên đế bán dẫn Những “mặt nạ” vẽ từ phần mềm AutoCAD, sau số hố truyền sang phận giao tiếp thiết bị JBX- 6300FS, thơng qua card kết nối chun dụng Bước sóng λ chùm tia điện tử tính thơng qua điện tăng tốc V 2.3.3 Ăn mòn (Etching) Tùy vào độ phân giải chi tiết, thiết bị sử dụng cơng nghệ ăn mòn ướt (> 3m) hay ăn mòn khơ (< 3m) Ăn mòn ướt phươngpháp đơn giản kinh tế để hòa tan resist chưa đóng rắn Ăn mòn khơ kỹ thuật ăn mòn có định hướng sử dụng plasma hỗn hợp khí có tính phá hủy mạnh (CH4/O2/H2, F2 ) để tạo chi tiết có độ phân giải nhỏ cho thiết bị Tùy vào vật liệu ăn mòn người ta sử dụng ăn mòn (khơng phản ứng) hay dùng ion hoạt hóa để ăn mòn CHƢƠNG KHẢO SÁTTÍNHCHẤT CÁC HỆ MÀNG MỎNG 3.1 Khảo sáttínhchấtmàng mỏng sắtđiện 3.1.1 Tínhchấtmàng mỏng BLT đế Si/SiO2/Ti/Pt Phổ phân tích EDS minh chứng tồn nguyên tố Bi, La, Ti O có màng mỏng BLT Phần trăm trọng lượng nguyên tử nguyên tố tính tốn Phép đo nhiễu xạ X-ray cho thấy nhiệt độ kết tinhmàng mỏng BLT từ 725 0C Ảnh hiển vi điện tử quét (SEM) chụp bề mặt mặt cắt ngang mẫu BLT725 cho thấy bề mặt màng mỏng gồm hạt đồng đều, phẳng, không xuất hiện tượng nứt gãy, kích thước hạt trung bình mẫu khoảng 100 nm Chiều dầy màng mỏng xác định khoảng Hình 3.6 Đặctrưngđiện 213 nm Kích thước điện cực trễ mẫu BLT725 Pt khoảng 510 m Đối với màng mỏng BLT ủ nhiệt thấp 725 0C, đặctrưng P-E có dạng tuyến tính vật liệu thuận điện Đối với mẫu BLT725, đặctrưng P-E thể rõ dạng đường cong điện trễ, có tính đối xứng, chưa có dấu hiệu bão hòa điện trường áp 250 kV/cm, phân cực dư áp V khoảng 10 µC/cm2 (hình 3.6), trường kháng điện mẫu BLT725 (EC) cỡ 50 kV/cm Đặctrưng dòng rò màng mỏng BLT650, BLT675, BLT700 BLT725 khảo sát Ở áp thấp (< V) dòng rò tất mẫu nhỏ (< 30 μC/cm2) Ở áp 4V V, dòng rò mẫu BLT725 khoảng 30 μC/cm2 Giá trị nhỏ hệ vật liệu BLT mà chúng tơi khảo sát Có thể nhận định mẫu màng mỏng BLT chếtạophươngphápdungdịch ủ 725oC có đặctrưngđiện tốt nhất, chưa so sánh với vật liệu PZT Để cải thiện tínhchấtmàng BLT chếtạophươngphápdungdịch cần tính tới việc bù Bi (do bị bay q trình ủ) 3.1.2 Tínhchấtmàng mỏng PZT đế Si/SiO2/Ti/Pt ủ nhiệt chậm Phổ phân tích EDS minh chứng tồn nguyên tố Pb, Zr, Ti O có màng mỏng PZT Phần trăm trọng lượng nguyên tử ngun tố tính tốn Trên giản đồ Hình 3.9 Giản đồ nhiễu xạ X-ray nhiễu xạ tia X, góc hệ màng PZT ủ nhiệt chậm 2θ = 69o tất mẫu có đỉnh Si(400) đế Với mẫu PZT500, xuất đỉnh nhiễu xạ sắc nét góc 2θ = 40o với cường độ lớn xác định đỉnh Pt(111) (hình 3.9) Với mẫu PZT550, ngồi đỉnh Pt(111) có thêm đỉnh nhiễu xạ 2θ khoảng 39o với cường độ nhỏ pha cấu trúc PZT(111) Như vậy, cấu trúc tinh thể perovskite màng mỏng PZT hình thành nhiệt độ ủ 550 oC Với mẫu PZT600, PZT650 PZT700, tồn pha PZT(111) với cường độ lớn dần theo nhiệt độ ủ Có thể kết luận màng mỏng PZT kết tinh đơn pha với định hướng ưu tiên (111) Ảnh SEM cho thấy màng PZT hình thành đồng với biên hạt rõ ràng, khơng bị nứt gãy, khơng có lỗ rỗng Hạt tinh thể lớn có kích thước tăng dần theo nhiệt độ ủ Chiều dày màng PZT600 201,8 nm Hình 3.11 Đặctrưng P-E Hình 3.12 Đặctrưng J-t các màng mỏng PZT áp 5V màng mỏng PZT thếp áp V Với mẫu ủ 500 0C, đường P(E) có dạng tuyến tính vật liệu thuận điện Ở mẫu khác, đặctrưng P-E mẫu có dạng điện trễ đặctrưng vật liệu sắtđiện Mật độ dòng rò phụ thuộc thời gian áp khác khảo sát hình 3.12 Các giá trị phân cực dư, trường kháng điện giá trị dòng rò mẫu ứng với điện trường áp 250 kV/cm tổng hợp bảng 3.3 Bảng 3.3 Giá trị phân cực dư, trường kháng điện mật độ dòng rò mẫu áp 5V PZT500 PZT550 PZT600 PZT650 PZT700 Mẫu Pr (μC/cm ) 22 23 17 15 EC (kV/cm) 90 80 80 70 Jrò (μA/cm ) 0,4 220 0,03 150 10 3.1.3 Tínhchấtmàng mỏng PZT đế Si/SiO2/Ti/Pt ủ nhiệt nhanh Giản đồ nhiễu xạ cho thấy, ngoại trừ mẫu RTA425, mẫu lại xuất đỉnh PZT(111) (gần đỉnh Pt(111)) với cường độ tăng theo nhiệt độ ủ Tuy nhiên cường độ đỉnh PZT(111) hai mẫu RTA500 RTA550 không khác nhiều Điều chứng tỏ chếtạo thành công dư mẫu lớn, trường kháng điệnnhỏ Mẫu RTA500 có phân cực dư lớn (khoảng 21 μC/cm2) trường kháng điệnnhỏ (50 kV/cm) áp V Dòng rò mẫu RTA425 có tínhchấtđiệnđặctrưng vật liệu thuận điện, mật độ dòng rò mẫu nhỏ (khoảng mA/cm2 áp V), nhỏ mẫu Đối với mẫu lại, áp nhỏ (< V) mật độ ròng dò mẫu tương đối nhỏ cỡ 30 40 mA/cm2 Tuy nhiên, áp tăng giá trị mật độ dòng rò tăng theo Bảng 3.4 giá trị phân cực dư, trường kháng điện giá trị mật độ dòng rò mẫu ứng với điện trường áp 250 kV/cm Về đặctrưng trễ điện cho thấy màng RTA500 RTA550 thể tínhsắtđiện mạnh, phân cực dư lớn, trường kháng điện nhỏ, đáp ứng tốt yêu cầu ứng dụng vào nhớsắtđiện Tuy nhiên để chếtạo nhiều loại đế, ví dụ thủy tinh, lựa chọn RTA500 tối ưu Bảng 3.4 Phân cực dư, trường kháng điện, mật độ dòng rò hệ mẫu RTA RTA425 RTA450 RTA475 RTA500 RTA550 Mẫu Pr (μC/cm2) 17 18 21 20 EC (kV/cm) 70 80 50 50 Jrò (μA/cm ) 35 32 30 38 3.2 Ảnh hƣởng điện cực LNO lên tínhchấtmàng mỏng PZT 3.2.1 Ảnh hƣởng điện cực LNO lên tínhchấtđiệnmàng mỏng PZT Các khảo sát với điện cực LNO chếtạo đế Si/SiO2 bao gồm: Phổ phân tích EDS; phân tích nhiễu xạ tia X; chụp ảnh SEM màng mỏng LNO Kết cho thấy, lớpmàng mỏng LNO có chất lượng tốt, không xốp chếtạophươngphápdung dịch, độ dày màng xác định khoảng 205 nm Các kết đo điện cho thấy màng mỏng LNO ủ nhiệt độ 600 0C có tính dẫn tốt Các đường đặctrưng P-E mẫu có tính đối xứng cao Với mẫu LNO550/PZT (hình 3.20 (a)), Pr 20 µC/cm2, EC 100 kV/cm Các giá trị chưa thể so sánh với hệ mẫu Si/SiO2/Ti/Pt/PZT mà chếtạo trước 10 Với mẫu LNO600/PZT (hình 3.20 (b)), Pr 27 µC/cm2, tức tương đương với giá trị độ phân cực dư mẫu PZT600 ( 23 µC/cm2) điện trường áp 250 kV/cm Với mẫu LNO650/PZT LNO700/PZT (hình 3.20 (c), (d)), Pr < 20 µC/cm2, EC 100 kV/cm Hình 3.20 Đặctrưng P-E màng RTA500 chếtạođiện cực (a) LNO550, (b) LNO600, (c) LNO650 (d) LNO700 Khảo sát mật độ dòng rò mẫu RTA500/LNO với áp từ đến 10 V, mật độ dòng rò tăng tuyến tính từ 10-7 đến 10-4 A/cm2 Các giá trị nhỏ khoảng 100 lần so với giá trị dòng rò mẫu RTA500 chếtạo đế Si/SiO2/Ti/Pt 3.2.2 Ảnh hƣởng điện cực Al/LNO lên tínhchấtmàng mỏng PZT Hiện hình cong hay linh kiện điện tử uốn dẻo quan tâm phát triển Các loại đế silicon thường dày ( 500 nm) cứng, sử dụng vào linh kiện cần độ uốn dẻo Việc nghiêncứu để thay đế 11 silicon truyền thống vật liệu khác mỏng có tính uốn dẻo cần thiết Các loại đế polyme có tính uốn dẻo lại có nhược điểm xử lý nhiệt tới nhiệt độ khoảng 300 0C Ở phần này, tiến thành chếtạo khảo sát ảnh hưởng điện cực LNO Al (50 μm) lên tínhchấtsắtđiệnmàng mỏng sắtđiện PZT Nhiệt độ ủ không ảnh hưởng đến cấu trúc tinh thể màng mỏng mà ảnh hưởng đến hình thái bề mặt màng mỏng Khi nhiệt độ ủ thấp 600oC (AL500 AL550), bề mặt màng mỏng LNO xuất nhiều nứt gãy lớn, đặc biệt với mẫu AL550 mật độ nứt gãy cao Với mẫu AL650, màng mỏng LNO bắt đầu có dấu hiệu bị co cụm Nguyên nhân nứt gãy, co cụm khác biệt lớn độ dãn nở nhiệt LNO (8.2×10-6/oC) Al (23.1×10-6/oC) Ngồi ra, nhiệt độ ủ 650oC gần với nhiệt độ nóng chảy Al (660 oC), nên tới hạn trạng thái rắn ổn định Các kết khảo sát độ dẫn điện trở suất mẫu khảo sát Kết thu khơng có khác biệt so với màng mỏng LNO chếtạo đế Si/SiO2 Từ kết phân tích cấu trúc, hình thái bề mặt tínhchấtđiện kết luận lớp LNO ủ nhiệt 600oC Al có chất lượng tốt nhất, phù hợp làm điện cực cho thiết bị tụ điệnnhớsắtđiện Do hình thái bề mặt màng mỏng LNO ổn định xung quanh nhiệt độ ủ 600 0C tiến hành chếtạomàng mỏng PZT điện cực Al/LNO phươngphápdung dịch, ủ tăng nhiệt nhanh nhiệt độ 575 0C, 600 0C, 625 0C (lân cận 600 0C) Về đặctrưng P(E): Với nhiệt độ ủ 575oC, đường điện trễ P-E chưa có đặctrưng vật liệu sắtđiện rõ ràng, độ phân cực dư thấp khoảng 15 µC/cm2, tính đối xứng chưa cao Khi nhiệt độ ủ tăng lên 600oC, đặctrưng trễ màng mỏng PZT thể tínhchấtsắtđiện rõ ràng tăng điện trường áp lên cỡ 700 kV/cm, đường cong điện trễ đối xứng cao, độ phân cực dư cao khoảng 30 µC/cm2, độ phân cực bão hòa khoảng 50 µC/cm2 Kết có do, hệ mẫu Al/LNO/PZT, nhiệt độ ủ 600oC lớpđiện cực LNO màng mỏng sắtđiện PZT kết tinh tốt, liên kết Pb-O màng 12 mỏng sắtđiện không xuất bề mặt lớpđiện cực LNO tốt Về đặctrưng J(t): Đối với nhiệt độ ủ 575oC, ta thấy giá trị dòng rò tăng nhanh từ 10-7 đến 10-5 A/cm2, phân cực tăng từ đến 3V, nhảy vọt đến 10-1 A/cm2, điện phân cực lớn Đối với màng mỏng PZT ủ 600oC, dòng rò đo nhỏ 10-5 A/cm2, ổn định Điều phù hợp với cấu trúc tinh thể ổn định hình thái bề mặt tốt khảo sát Giá trị mật độ dòng rò đo nhỏ mẫu ủ nhiệt độ 625 oC lại không cho kết đặctrưngđiện trễ mong muốn hình 3.27 (c) 3.3 Ảnh hƣởng đế lên tínhchấtmàng PZT Trong mục khảo sát ảnh hưởng loại đế sc-STO, pc-STO thủy tinh (glass) lên tínhchấtđiệnmàng mỏng sắtđiện RTA500 chếtạođiện cực Pt 3.3.1 Ảnh hƣởng đế sc-STO(111) lên tínhchấtmàng PZT Đặctrưng P-E thể rõ đường cong trễ điện vật liệu sắtđiện áp khoảng V Đường điện trễ thể đặctính bão hòa rõ ràng, có tính đối xứng cao, Pr 38 μC/cm2, EC 90 kV/cm, Jrò 20 μA/cm2 điện tác dụng V 3.3.2 Ảnh hƣởng đế pc-STO lên tínhchấtmàng PZT Đặctrưngđiện trễ thể đặctính bão hòa rõ ràng, có tính đối xứng cao, Pr 27 μC/cm2, EC 55 kV/cm, Jrò 31 (μA/cm2) điện tác dụng V 3.3.3 Ảnh hƣởng đế thủy tinh lên tínhchấtđiệnmàng PZT Đặctrưng P-E cho thấy rõ đường cong trễ điện vật liệu sắtđiện thể áp khoảng V Độ phân cực dư khoảng 18 μC/cm2 ứng với điện tác dụng V Đặctrưngđiện trễ màng mỏng PZT chếtạo đế glass có độ nghiêng so với chếtạo đế sc-STO hay pc-STO, giống với dáng điệu đường cong điện trễ vật liệu có chuyển pha sắtđiện nhòe Pr EC lớn nhiều Lực kháng điện EC khoảng 180 kV/cm áp V 13 Bảng 3.8 Các giá trị độ phân cực dư, độ phân cực bão hòa, dòng rò, trường kháng điệnmàng mỏng PZT chếtạo loại đế sc-STO, pc-STO Glass Loại đế Pr PS Jrò EC (μC/cm2) (μC/cm2) (A/cm2) (kV/cm) Sc-STO 38 55 90 10-6 10-8 -5 -7 Pc-STO 27 39 55 10 10 Glass 25 45 180 10-4 10-8 Bảng 3.8 giá trị phân cực dư dòng rò mẫu PZT chếtạo loại đế sc-STO, pc-STO glass Có thể thấy ảnh hưởng loại đế lên tínhsắtđiệnmàng mỏng PZT rõ ràng Tuy nhiên, với ba loại đế sc-STO, pc-STO glass, màng mỏng PZT thể tínhsắtđiện mạnh 3.4 Tối ƣu hóa tínhchấtmàng mỏng làm kênh dẫn (ITO) 3.4.1 Ảnh hƣởng độ dày đến cấu trúc tinh thể hình thái bề mặt Theo chiều tăng độ dày màng mỏng kích thước mật độ nứt gãy màng tăng theo Màng mỏng có độ dày 45 nm (quay phủ lớp) khơng có tượng nứt gãy, màng mỏng có độ dày 180 nm có độ nứt gãy lớn Như vậy, muốn thu màng mỏng ITO có bề mặt tốt phươngphápdungdịch phải chếtạomàng mỏng ITO có bề dày nhỏ 45 nm 3.4.2 Ảnh hƣởng nhiệt độ ủ đến cấu trúc tinh thể cấu trúc vi tinh thể Để khảo sát ảnh hưởng nhiệt độ ủ đến cấu trúc tinh thể cấu trúc vi tinh thể màng mỏng ITO làm kênh dẫn, chếtạomàng mỏng Hình 3.41 Giản đồ nhiễu xạ tia ITO với độ dày cỡ 45 nm X màng ITO ủ 450 đế Si/SiO2 phươngpháp C, 500 0C, 550 0C dungdịch ủ nhiệt độ 14 450 0C (mẫu I5), 500 0C (mẫu I6) 550 0C (mẫu I7), mơi trường khơng khí Đối với màng ITO ủ nhiệt độ 500 0C 550 0C thay đổi đáng kể cấu trúc tinh thể Trên giản đồ nhiễu xạ màng mỏng ITO có xuất đỉnh (211), (222), (400), (440) (622) Tuy nhiên đỉnh nhiễu xạ có cường độ mạnh đỉnh (222) 3.4.3 Ảnh hƣởng nhiệt độ ủ đến tínhchấtđiệnmàng mỏng ITO Để nghiêncứutínhchấtđiệnmàng mỏng ITO phụ thuộc vào nhiệt độ ủ, tiến hành đo phép đo điện trở vuông, điện trở suất sử dụng phép đo Hall để xác định nồng độ hạt tải độ linh động hạt tải mẫu Kết cho thấy, điện trở vuông điện trở suất giảm nhiệt độ ủ mẫu tăng lên Sự giảm điện trở suất tăng nhiệt độ ủ mẫu lí giả phép đo Hall, nồng độ hạt tải độ linh động hạt tải có xu hướng tăng nhiệt độ ủ mẫu tăng lên Cũng phép đo Hall, màng mỏng ITO xác định bán dẫn loại n Như vậy, tính dẫn điệnmàng mỏng ITO tốt nhiệt độ ủ tăng lên Tuy nhiên, với mục đính ứng dụng làm điện cực (nhiệt độ ủ lớpmàngsắtđiện PZT khoảng 450 0C 500 0C), lựa chọn màng ITO ủ 450 0C để tiếp tục nghiêncứu phần sau CHƢƠNG CHẾTẠOVÀ KHẢO SÁT BỘ NHỚSẮTĐIỆN 4.1 Chếtạo khảo sátđặc trƣng nhớsắtđiện kích thƣớc micrơ Cấu trúc nhớ gồm có: (1) đế thương mại Si/SiO2 (500 nm); (2) lớpmàng mỏng Ti (10nm) chếtạophươngpháp phún xạ rf nhằm làm tăng bám dính lớp Pt với lớp đế; (3) lớp Pt (100 nm) làm cực cổng chếtạophươngpháp phún xạ DC; (4) lớpmàng mỏng sắtđiện PZT làm lớp cổng cách điệnchếtạophươngphápdung dịch; (5) lớp Pt (50 nm) làm cực nguồn cực máng cách μm tạo thành khe dẫn chếtạophươngpháp phún xạ DC có hỗ trợ cơng nghệ quang khắc với kỹ thuật liff-off; (6) cuối cùng, phươngphápdung dịch, màng mỏng ITO (20 nm) có chiều rộng 60 μm làm kênh dẫn phủ lên khe dẫn, trình tạo hình 15 kênh dẫn thực nhờ hỗ trợ công nghệ quang khắc với kỹ thuật ăn mòn (plasma cao tần cảm ứng ICP) 4.1.1 Chếtạo khảo sátđặc trƣng nhớsắtđiện đế silic Đặctrưng ID-VG (hình 4.4) có dạng trễ ngược chiều kim đồng hồ, tranzito loại n điển hình, có tỷ số dòng ĐĨNG/MỞ dao động khoảng 106-107 cửa sổ nhớ gần V, tương đương với kháng Vc ước tính từ hình 4.2 Điều cho thấy, Hình 4.4 Đặctrưng ID-VG có lớp tiếp xúc hình nhớ có cổng sắtđiện thành tốt lớp loại kênh PZT ủ 450, 500 550 0C dẫn ITO lớp cổng cách điện PZT cách sử dụng quy trình chếtạomàng mỏng nhiệt độ thấp Khi nhiệt độ ủ tăng độ bão hòa dòng MỞ tăng với tăng dòng điện ĐĨNG Vì vậy, việc cân nhắc kết thu từ hình 4.3 4.4, màng PZT 500°C kỳ vọng lựa chọn tốt để chếtạonhớsắtđiện loại đế khác, có dòng rò thấp đặctính truyền tốt so với trường hợp khác 4.1.2 Chếtạo khảo sátnhớsắtđiện đế Glass Hình (a) đặctính ID-VG FGT mơ tả chức nhớ với cửa sổ nhớ V tỷ số dòng ĐĨNG/MỞ 105 Cũng từ hình 4.7 a, dòng rò cực cổng cỡ 10-9 A, điều giúp giảm tiêu hao lượng trạng thái nghỉ Hình 4.7 (b) đặctrưng đầu nhớsắtđiện (FGT) chếtạo thủy tinh, VDS thay đổi liên tục từ 1-8 V VGS dao động từ 1-8 V với bước tăng V Dòng máng có độ bão hòa cứng, đạt độ lớn 0,15 mA với VGS = VDS = V Dòng máng MỞ bão hòa (ID) khơng q cao so, thúc đẩy nghiêncứu nhằm đạt mức cao cách xử lý lớp tiếp xúc ITO/PZT cách cải thiện chất lượng màng PZT Độ linh động hạt tải (μFE) tính từ vùng bão hòa hình 4.7 (b) theo cơng thức: μFE = ID [(WDS/2LDS)Cox·(VGS-VT)2]-1, ID = 0,15 mA, LDS = μm, WDS = 60 μm, Cox= 16 2,2 μCV-1 cm2, VGS = V, VT = 1,5 V Sử dụng thơng số này, chúng tơi ước tính μFE 0,092 cm2 V-1 s-1 Hình 4.7 (a) đặctrưng ID-VG đặctrưng dòng rò cực cổng, (b) đặctrưng lối nhớsắtđiện nhiệt độ thấp chếtạo đế thủy tinh Hình 4.8 đặctrưng lưu trữ nhớsắtđiện (FGT) chếtạo đế thủy tinh Khi đo, giá trị dòng máng MỞ dòng máng ĐĨNG ghi lại cách sử dụng xung vuông với biên độ +6 V -6 V tần số kHz Các trạng thái nhớ lưu trữ trì nhiệt độ phòng chúng đọc cực ngồn cực máng VDS = 1,5 V cực cổng VG = V thời gian chờ 104 giây Từ hình 4.8, thấy tỷ số dòng ĐĨNG/MỞ gần không thay đổi sau giờ, giảm nhanh chóng sau lưu trữ thời gian dài Mặc dù thời gian lưu giữ đạt FGT phươngphápdungdịch với tất quy trình 500°C ngắn nhiều so với yêu cầu Hình 4.8 đặctrưng lưu trữ/đặc thương mại khoảng 10 năm thiết bị nhớtrưng trì nhớsắtđiện ổn định, điều hỗ trợ chếtạo đế thủy tinhnghiêncứu 17 tương lai nhằm cải thiện đặctrưng lưu trữ từ khía cạnh quy trình nhiệt độ thấp nhằm hình thành tốt lớp tiếp xúc ITO/PZT, so sánh với nhớsắtđiện silic thông thường 4.1.3 Chếtạo khảo sátnhớsắtđiện đế scSTO(111) đế pc-STO Hình 4.11 Đặctrưng ID-VG nhớsắtđiệnchếtạo đế (a) sc-STO(111) (b) pc-STO Hình 4.11 (a) (b) đặctrưng ID -VG FGT chếtạo pc-STO sc-STO(111) Thế cực cổng VG tăng từ đến V trở -7 V giữ nguyên cực máng không đổi VD = 1,5V Các đường cong ID-VG có đặctrưng tranzito kênh dẫn loại n với vòng trễ ngược chiều kim đồng hồ, tínhchấtnhớ FGT có nguồn gốc từ chất vật liệu sắtCửa sổ nhớ khoảng 2V, gần với điện khử (2Vc~2V), điều phù hợp lý thuyết, thể tính hiệu chếtạo kênh dẫn ITO phươngpháp sol-gel với trình nhiệt độ thấp (450oC) tiếp xúc ITO/PZT hình thành tốt tạo mật độ bẫy nhỏ, ghim đômen không đáng kể tiếp xúc ITO/PZT Trong hình 4.11 (b), dòng máng FGT đế sc-STO(111) bão hòa cách dễ dàng vòng ID -VG có hình vng vức so với FGT đế pc-STO hình 4.11 (a) Điều phù hợp với đặctrưng trễ điện thể hình 4.11, phân cực FGT đế sc-STO(111) bão hòa dễ dàng hơn, đường PV vng Điều cho thấy hình dạng vòng ID VG có liên quan đến hình dạng vòng P-V, tức là, chất lượng tinh thể sắtđiệnmàng PZT quan trọng hoạt động FGT Từ hình 4.11, thấy tỷ lệ 18 dòng MỞ/ĐĨNG FGT khoảng 105 106 tương ứng đế pc-STO đế sc-STO(111) Khi VG 10-8 A), báo cáo trước đây, độ dày màng ITO chếtạophươngpháp sol-gel cỡ 20 nm dày so với màng ITO phún xạ (10 nm) [75] Hình 4.12 (a) (b) cho thấy đặctrưng đầu (ID –VD) FGT tương ứng đế pc-STO scSTO(111), đo máy phân tích tham số bán dẫn (Agilent 4155C) Thế cực máng VD tăng từ 0-8 V, cực cổng VG tăng từ 0-8V với bước tăng 1V Có thể thấy hoạt động điển hình tranzito loại n với dòng bão hòa “MỞ” lớn lên đến 4,6 mA VG = VD = 8V tương ứng đế pc-STO đế sc-STO(111) Những giá trị lớn so với dòng máng ID = 2,5 mA thu từ FGT với màng ITO phún xạ [75] Dựa nghiêncứu này, độ linh động hạt tải (µFE) FGT kênh dẫn ITO sol-gel ước tính 8,0 cm2/Vs FGT đế sc-STO(111) Dòng máng bão hòa đơn vị chiều rộng cổng khoảng 0,03 mA/μm điện áp hoạt động 5V, kết so sánh với dòng máng bão hòa đơn vị chiều rộng cổng thu từ MOSFET thơng thường có độ rộng cổng Hình 4.12 Đặctrưng lối (ID –VD) nhớsắtđiệnchếtạo đế (a) sc-STO(111) (b) pc-STO 19 4.2 Chếtạo khảo sátđặc trƣng nhớsắtđiện có kích thƣớc nano 4.2.1 Chếtạonhớsắtđiện có kích thƣớc nano mét Hình 4.13 (a) vẽ cấu trúc lớpnhớsắtđiện có kênh dẫn nhỏ 100 nm mà chếtạo Đế SiO2/Si xử lý axit HF 1% phút, sau axeton phút để loại bỏ chất tạp chất vô hữu Trên đế làm sạch, màng Ti dày 10 nm màng Pt dày 100 nm lắng đọng cách phún xạ rf phún xạ DC nhiệt độ đế 100°C Ở bước này, lớpmàng Ti mỏng có vai trò tăng cường độ bám dính màng Pt đế SiO2/Si Thứ hai, phươngphápdungdịchmàng PZT cửasắtđiện có độ dày 160 nm hình thành lớpmàng Pt Các màng mỏng sắtđiện PZT kết tinh 500°C Thứ ba, phươngphápdung dịch, màng mỏng ITO dày 20-nm làm kênh dẫn chếtạolớpmàng mỏng sắtđiện PZT Màng mỏng bán dẫn ITO kết tinh 450°C 20 phút không khí Các q trình xử lí nhiệt thực hệ ủ tăng nhiệt nhanh Cuối cùng, màng Pt dày 50 nm lắng đọng cách phún xạ DC để hình thành lớp cực nguồn cực máng Hình 4.13 Cấu trúc 3D lớpnhớsắtđiện có kênh dẫn nhỏ 100 nm Để tạo khoảng cách cực nguồn cực máng 30, 50 100 nm, sử dụngphươngpháp khắc chùm điện 20 tử EB với hỗ trợ kỹ thuật ăn mòn khơ Các chi tiết mơ tả từ hình 4.13 (b) đến hình 4.13 (f) Một mẫu với cấu trúc lớp hình 4.13 (a) phủ lớpchất cảm EB (ZEP520A), theo thứ tự, tiếp xúc cách sử dụng thiết bị quang khắc EB Từ Hình 4.13 (b), rõ ràng khoảng cách nhỏ gần kích thước chùm điện tử nguyên tắc Với hình 4.13 (b) (c) chiều dài khe thiết kế khoảng 25 µm, nhằm hỗ trợ liên kết dễ dàng từ bước quang khắc hình 4.13 (d) Tiếp theo, ăn mòn khô (ICP) với công suất 80 W, công suất phân cực 50 W áp suất Ar 1,0 Pa thực nhằm loại bỏ lớpmàng Pt thể hình 4.13 (c), tức để tạo chiều dài kênh FGT Hình 4.13 (d) (e) cho thấy trình hình thành chiều rộng kênh FGT nhỏ 100 nm Ở bước này, chất cản quang âm (OMR-85) có độ dày µm tạo hình, sử dụng kỹ thuật quang khắc thơng thường để bảo vệ kênh dẫn, khu vực cực nguồn cực máng tiến hành q trình khắc khơ đề cập Các lớpmàng Pt 50 nm ITO 20 nm ăn mòn đồng thời Đối với chất cảm EB chất cảm quang sau q trình khắc khơ loại bỏ q trình tạo tro oxy với cơng suất 50 W phút Kết là, chếtạo thành công nhớ FGT với độ rộng kênh dẫn nhỏ 100 nm thể Hình 4.13 (f) 4.2.2 Khảo sátnhớsắtđiện có kích thƣớc nano mét Hình 4.15 hình ảnh SEM chiều rộng kênh dẫn FGT nhỏ 100 nm, sau ăn mòn màng Pt Có thể thấy tách biệt rõ ràng cực nguồn cực máng, màu đen sẫm kênh dẫn vùng tối (màu xám) cực nguồn cực máng Từ hình ảnh SEM, độ dài kênh FGT xác định 100, 50 30 nm Hình 4.15 Ảnh SEM chiều rộng kênh dẫn FGT nhỏ 100 nm 21 Hình 4.18 đặctínhđiện áp-dòng điện (I-V), đo cực nguồn cực máng nhằm xác minh hình thành kênh dẫn hình 4.18 (a), đo cực nguồn (hay cực máng) với cực cửa để đánh giá dòng rò cửa FGT hình 4.18 (b) Từ hình 4.18 (c), dòng rò thấp 108 A điện áp dụng cực nguồn/cực máng với cực cửa V Ngồi ra, dòng điện chạy từ cực nguồn đến Hình 4.18 Đặctính (I-V) cực máng thấp 10-5 A, nhớsắtđiện có độ rộng kênh phần lớn đóng góp từ dẫn nhỏ 100 nm lớp tiếp xúc PZT, mà từ dòng rò màng PZT Hình 4.19 đặctrưng truyền FGT có độ rộng kênh dẫn 100, 50 30 nm chiều dài kênh dẫn µm khơng đổi Trong phép đo này, điện áp cửa (VG) thay đổi từ -5 V đến V với bước 0,1 V, điện áp phân cực cực máng cực nguồn (VDS) trì mức 1,0 V, nhằm trì dòng Hình 4.19 Đặctrưng ID-VG trạng thái ĐÓNG thấp theo kết nhớ FGT có độ rơng hình 4.18 (c) Từ hình 4.19, đặctính ID-VG kênh dẫn 100nm, 50 nm 30 nm nhớ với nhớ thể rõ chức nhớsắtđiện vòng trễ ngược chiều kim đồng hồ, tranzito kiểu n điển hình, có tỷ số dòng ĐĨNG/MỞ dao động từ 104 - 105, cửa sổ nhớ 2,0, 1,8 1,7 V FGT 100 nm, 50 nm 30 nm 22 KẾT LUẬN Một số kết mà thu luận án là: Bằngphươngphápdung dịch, chếtạo thành công màng mỏng sắtđiện (PZT, BLT), màng mỏng làm điện cực (LNO, Pt), màng mỏng làm kênh dẫn (ITO) với chất lượng màng tốt, không nứt gãy, độ lặp lại cao Khảo sát cách có hệ thống ảnh hưởng chiều dày, nhiệt độ ủ phươngpháp ủ đến tínhchấtlớpmàng Khảo sát ảnh hưởng lớpmàng mỏng điện cực, màng mỏng kênh dẫn loại đế đến tínhchấtsắtđiệnmàng mỏng sắtđiện PZT Thiết kế, chếtạo khảo sát hoạt động nhớsắtđiện FGT loại đế SiO2/Si, pc-STO, sc-STO(111), glass với kích thước micro mét Các đặcnhớsắtđiện (trưng lối ra, đặc trưng, đặctrưng ID-VG, tỉ số dòng đóng mở…) khảo sát Kết cho thấy nhớsắtđiệnchếtạo đế sc-STO(111) có nhiều ưu điểm cửa sổ ô nhớ khoảng 2V, tỉ số dòng đóng/mở lớn (106), dòng đóng nhỏ 10-8 A, dòng mở bão hòa lớn ( 4,6 mA) Thiết kế, chếtạo khảo sát hoạt động nhớsắtđiện FGT với kích thước nano mét (chiều rộng kênh dẫn 100 nm, 50 nm 30 nm) cơng nghệ EB lithorgraphy với mục đích giảm kích thước, tăng mật độ nhớnhớCửa sổ nhớ V, 1,8 V, 1,7 V, tỉ số dòng đóng/mở nhớ khoảng 104 105, dòng mở bão hòa tương đối lớn (0,19 mA, 0,21 mA 0,56 mA) DANH MỤC CÁC CƠNG TRÌNH KHOA HỌC CỦA TÁC GIẢ ĐÃ CƠNG BỐ CĨ LIÊN QUAN ĐẾN LUẬN ÁN D.H Minh, N.V Loi, N.H Duc, B.N.Q Trinh, (2016) “Low-temperature PZT thin-film ferroelectric memories fabricated on SiO2/Si and glass substrates”, Journal of Science: Advanced Materials and Devices 1, pp 75-79 T.V Dung, H Ha, H.T.T Tam, V.T Dung, N.V Dung, D.H Minh, V.T.H Trang, N.Q Hoa, B.N.Q Trinh, (2016) “Investigation of structural and ferroelectric properties of 23 Bi3.25La0.75Ti3O12 thin film”, Journal of Science and Technology 54 (1A), pp 80-87 Trần Văn Dũng, Vũ Thị Huyền Trang, Vũ Thị Dung, Nguyễn Văn Dũng, Nguyễn Thị Bình, Nguyễn Thị Thanh Thủy, Nguyễn Quang Hòa, Đỗ Hồng Minh, Bùi Nguyên Quốc Trình, ( 2015) “Khảo sátchếtạomàng mỏng nano LaNiO3 nhôm thay đế Si tích hợp tụ điệnsắt điện”, Tuyển tập Hội nghị Vật lí kỹ thuật Ứng dụng tồn quốc lần thứ IV, tr 289-295 D H Minh, B N Q Trinh, (2015) “Sub-100nm Ferroelectric-gate Thin-Film Transistor with Lowtemperature PZT Fabricated on SiO2/Si Substrate”, Ferroelectrics Letters, 42 (1), pp 65–74 Do Hong Minh, Vu Thi Huyen Trang, Bui Nguyen Quoc Trinh, (2014) “Huge on-Current Ferroelectric-Gate Thin Film Transistor with Solution-Processed Indium Tin Oxide Channel”, Journal of Mathematics - Physics, 30 (1), pp 1623 D H Minh, N Q Hoa, N H Tiep, N N Dinh and B N Q Trinh, (2014), “Low-temperature PZT thin film ferroelectric memories fabricated on a glass substrate”, Proc Of the meeting on Ferroelectric Materials and theirs Application (FMA31), Kyoto, Japan, pp 75-76 B.N.Q Trinh, D.H Minh, and T Shimoda, (2013) “Thinfilm Transistor Fabricated by a Precise Alignment Nanoimprinting Lithography and Physical Dry-etching Method”, Proc of 4th International Workshop on Nanotechnology and Application (IWNA-2013), pp.743-745 D H Minh, B N Q Trinh “Sub-100nm Ferroelectric-gate Thin-Film Transistor with Low-temperature PZT Fabricated on sc-STO Substrate”, gửi đăng tạp chí thuộc hệ thống ISI (trước bảo vệ sở) Danh mục gồm có 08 cơng trình 24 ... định mẫu màng mỏng BLT chế tạo phương pháp dung dịch ủ 725oC có đặc trưng điện tốt nhất, chưa so sánh với vật liệu PZT Để cải thiện tính chất màng BLT chế tạo phương pháp dung dịch cần tính tới... phương pháp ủ đến tính chất lớp màng Khảo sát ảnh hưởng lớp màng mỏng điện cực, màng mỏng kênh dẫn loại đế đến tính chất sắt điện màng mỏng sắt điện PZT Thiết kế, chế tạo khảo sát hoạt động nhớ. .. 4.2 Chế tạo khảo sát đặc trƣng nhớ sắt điện có kích thƣớc nano 4.2.1 Chế tạo nhớ sắt điện có kích thƣớc nano mét Hình 4.13 (a) vẽ cấu trúc lớp nhớ sắt điện có kênh dẫn nhỏ 100 nm mà chế tạo Đế