Giới thiệu tổng quan KIT DE2 của altera

Chương 1: KIT DE2 Altera PHẦN I: GIỚI THIỆU TỔNG QUAN CHƯƠNG 1: KIT DE2 CỦA ALTERA 1.1 SƠ LƯC Trong đề tài luận văn, ta sử dụng phần mềm Quartus II để tổng hợp chương trình sau dòch mã hex lập trình hệ thống lên chip FPGA Cyclone II kit DE2 Altera thông qua JTAG USB Hình 1.1: Kit DE2 Kit DE2 có nhiều tính cho phép nhà thiết kế thực khối lượng lớn hệ thống, mạch chức từ đơn giản đến phức tạp Dưới tính cung cấp sẵn kit DE2:  Altera Cyclone II 2C35 FPGA  Altera Serial Configuration device - EPCS16 Trang Chương 1: KIT DE2 Altera  USB Blaster dùng để lập trình hệ thống từ PC, hỗ trợ chế độ JTAG điều khiển trực tiếp sử dụng NIOS II  512 – Kbyte SRAM  – Mbyte SDRAM  – Mbyte Flash memory  Khe caém SD Card  phím nhấn PushButton KEY[3:0]  18 Switch (cấp mức ‘0’ hay ‘1’)  18 đèn LEDR đèn LEDG  Có hai nguồn clock 50 MHz 27 MHz  Chip giải mã âm 24 bits với jack cắm line-in, line-out microphone  VGA DAC (10-bit high-speed triple DACs) với cổng VGA  TV Decoder (NTSC/PAL) với TV-in (Video-in)  Cổng 10/100 Ethernet  Bộ điều khiển USB host/slave  RS – 232 với cổng kết nối chân  Cổng PS/2 giao tiếp với chuột keyboard  Cổng hồng ngoại  40 chân để mở rộng Khi tổng hợp chương trình gắn chân cho hệ thống, ta cần khai báo chân theo tên bảng chân file Excel DE2_pin_assignments kèm với đóa cài Rồi thực File Menu >> Assignments >> Import Assignments >> Browser  đến file Chương trình Quartus II tự động gắn chân theo bảng chân Trong đề tài, thành phần Kit DE2 mà ta sử dụng Cyclone II 2C35 FPGA, cổngTV-IN (ADV7181B) để nhận liệu Video, SDRAM để lưu trữ frame ảnh, cổng VGA (ADV7123) để truyền ảnh lên monitor Altera Cyclone II 2C35 FPGA vốn quen thuộc với sinh viên môn Điện Tử nên không đề cập lại Tiếp theo ta tìm hiểu sơ lược hoạt động ADV7181B, SDRAM Trang Chương 1: KIT DE2 Altera 1.2 CHIP MÃ HÓA TÍN HIỆU VIDEO ADV7181B: 1.2.1 CHỨC NĂNG VÀ DẠNG DỮ LIỆU NGÕ RA Nguồn ảnh cần xử lý tín hiệu analog video DVD player xuất Kết nối ngõ TV-Out composite DVD Player với cổng TV-In Kit DE2 ADV7181B số hóa tín hiệu sang chuẩn ITU-RTBT 656 chuỗi frame ảnh Mỗi điểm frame ảnh thu biểu diễn dạng I(x,y) x,y tọa độ pixel frame I mức xám tương ứng pixel Như frame ảnh thu biểu diễn dạng ma trận chiều 720 x 525 với 720 số pixel hàng, 525 số hàng frame chuẩn Video ITU – RBT 601: Chuaån ITU – R BT 601/656 đònh nghóa thiết kế cho việc mã hoá đan xen khung bao gồm 525 (hoặc 625) line tín hiệu video tương tự thành dạng số, truyền tín hiệu với xung clock 27Mhz Một single horizontal line có cấu trúc: EAV, BLANKING SAV trường (field) phân biệt để đồng liệu truyền EAV SAV trường byte : -EAV: cho biết điểm kết thúc Active Video Data line hành điểm bắt đầu line -SAV: báo hiệu điểm bắt đầu Active Video Data line hành FFh 00h 00h XY Byte thứ tư XY chứa thông tin trường truyền,tình trạng khoảng trống (field blanking) theo chiều dọc (Vertical) dòng trống (line blanking) theo chiều ngang (horizontal): Trang Chương 1: KIT DE2 Altera Bit Symbol Chức Luôn mức F Field Bit: => Filed1; => Filed2 V Vertical Blanking Status Bit: -Lên mức cao vertical field blanking interval -Xuông mức thấp trường hợp khác Horizontal Blanking Status bit: H -Nếu trường SAV mức -Nếu trường EAV mức P3 Protection bit P2 Protection bit P1 Protection bit P0 Protection bit Các Protection Bits dùng để kiểm tra sửa lỗi phụ thuộc vào bit F, V, H Nhưng nhận Video Stream ta bỏ qua bit nên ta không xét đến Ý nghóa bit F V để đảm bảo đồng horizontal line frame theo chiều dọc: Trang Chương 1: KIT DE2 Altera Cách đặt giá trò bit F, V theo trường (Field 2) tính hiệu dụng (Active or Blanking) hiểu rõ qua bảng mô tả frame gồm 525 horizontal line sau: -Field1 (F=0): 262 line từ line đến line 265; Field 2(F=1): 263 line từ line 266 đến line -Active or Blanking: Active video data Vertical Blanking Interval xếp xen kẽ nhau: Active portion(V = 0): Odd Field: 244 line từ 20 -> 263; Even Field: 243 line từ 283 -> 525; Vertical Blanking Interval (V = 1): 38 line goàm 19 line từ -> 19 19 line từ 266 -> 282; Hình 1.2: Frame ảnh theo chuẩn ITU656 Trang Chương 1: KIT DE2 Altera Một horizotal line tín hiệu gồm thành phần sau: Blanking: Trong suốt thời gian truyền tín hiệu Video, Active video signal segments horizontal blanking interval Giá trò byte trường phải phù hợp với cấp độ (levels) tín hiệu Cb, Cr Y tương ứng theo quy tắc sau: Cb = 80h; Y = 10h; Cr = 80h ta coù chuỗi byte : 80h,10h,80h, 80h,10h Tuỳ vào số line tín hiệu mà chuỗi bao gồm 268 byte (khung 525 line) 280 byte (khung 625 line) Active Video Data: Có tất 1440 byte chứa đựng thông tin ảnh: 720 giá trò Y (luminace-brightness); 360 giá trò Cr (red chrominace); 360 giá trò Cb (blue chromiance) xếp theo nhóm Cb Cr có giá trò Y: CbYnCrYn+1 tạo thành chuỗi: Cb0Y0Cr0Y1Cb1Y2Cr1Y3 Cb359Y718Cr359Y719 Các trường SAV EAV: trường dài byte Vậy hệ thống 525 line Horizontal line bao gồm 1716 byte 1.2.2 GIAO THỨC CÀI ĐẶT I2C ADV7181B hỗ trợ giao diện kết nối dây ‚a 2-wire serial interface‛ I2C Hai ngõ vào : liệu SDA, xung clock SCLK mang thông tin ADV7181B với điều khiển hệ thống I2C Mỗi thiết bò tớ(Slave) nhận đòa Các chân I2C ADV7181B cho phép người dùng cài đặt, cấu hình mã hóa đọc ngược lại liệu VBI (vertical blank interval) bắt ADV7181B có đòa Slave cho thao tác đọc ghi phụ thuộc vào mức logic chân ALSB ALSB điều khiển bit đòa Slave ( Slave_address[1] ) việc thay đổi chân điều khiển hai ADV7181B mà xung đột trùng đòa Slave Bit thấp đòa Slave ( LSB Slave_address[0] ) đ̣nh thao tác ghi hay đọc: mức đọc mức ghi ta sử dụng ADV7123, giao thức I2C chủ yếu dùng để nạp liệu cho ghi nên chọn đòa Slave cho chip mã hóa 0x40h từ bảng giá trò đòa I2C Slave đây: Trang Chương 1: KIT DE2 cuûa Altera I2C Address for ADV7181B ALSB R/ Slave Address W0 0x40h = 0000’xxxx’0100’0000b 0x41h = 0000’xxxx’0100’0001b 0x42h = 0000’xxxx’0100’0010b Để điều khiển thiết bò Bus phải có giao thức đặc biệt kèm Đầu tiên n 1liệu bằ0x43h 0000’xxxx’0100’0011b Master khởi động truyề ng việc=thiế t lập điều kiện bắt đầu( SDA từ xuống SCLK mức cao ) ta gọi START, ám theo sau luồng đòa hay liệu Các ngoại vi đáp trả lại START dòch chuyển bit (7 bit đòa bit đọc/ghi ), bít truyền từ bit cao(MSB) đến thấp(LSB) Các ngoại vi nhận đòa truyền đáp ứng cách giữ SDA = toàn chu kỳ thứ xung clock gọi ACK Các thiết bò khác rút khỏi Bus điểm bảo toàn trạng thái IDE( SDA SCLK mức cao thiết bò theo dõi line này, chờ START đòa truyền ) Bit đọc/ghi hướng liệu, LSB = 0/1 Master ghi/đọc thông tin vào/từ ngoại vi ADV7181B hoạt động thiết bò Slave tiêu chuẩn Bus, chứa 196 đòa con( Subaddress độ lệch đòa cần thao tác với đòa thiết bò) phép truy cập ghi nội Điều giải thích byte đòa thiết bò byte thứ hai đòa Các đòa tự động tăng dần cho phép truy đọc/ghi đòa bắt đầu Sự truyền liệu bò ngắt điều kiện dừng (STOP) Người dùng truy cập tới ghi đòa sở 1-1 cập nhật toàn ghi Ở đề tài ta không sử dụng chế độ cập nhật toàn mà truy cập vào ghi cần thiết đòa sở 1-1 START STOP xuất đâu truyền liệu, điều kiện khẳng đònh chuỗi liên tục với thao tác đọc ghi thông thường, tác động làm bus trở trạng thái IDE Nếu đòa người dùng phát không phù hợp( invalid ) ADV7181B không gửi xác nhận ACK trở trạng thái IDE Nếu đòa tự động tăng dần vượt giới hạn đòa cao nhất: Trang Chương 1: KIT DE2 Altera  Nếu đọc giá trò chứa đựng ghi có đòa cao tiếp tục đọc Master phát NACK (SDA không bò đưa xuống mức thấp toàn chu kỳ thứ 9) để việc đọc kết thúc  Nếu ghi giá trò byte không phù hợp không load Hình 1.3: Truyền liệu Bus chuỗi đọc ghi với giao thức I2C  Truy cập ghi: MPU viết đọc ghi ngoại trừ đòa con, chúng ghi, chúng ghi mà tác vụ đọc hay ghi truy cập đến Mọi giao tiếp với phần thông qua Bus START với truy cập ghi Các thao tác ghi hay đọc thực từ/đến đòa đích, tăng lên đòa đến lệnh STOP Bus thực thi  Lập trình ghi: cấu hình cho ghi, ghi giao tiếp gồm bít ghi Sau ghi truy cập bus thao tác đọc/ghi lựa chọn, đòa cài đặt ghi mà tác vụ đặt tới  Chọn lựa ghi: (SR đến SR0) bít cài đặt để đòa bắt đầu yêu cầu  Chuỗi I2C : sử dụng cần thông số vượt bit, phải phân phối ghi I2C: Khi thông số thay đổi lần ghi giữ giá trò không phù hợp (invalid) khoảng thời gian lần đầu lần cuối I2C hoàn thành, có nghóa bit đầu mang giá trò bit lại giữ giá trò cũ Trang Chương 1: KIT DE2 Altera Để tránh sai sót chuỗi I2C giữ bit giá trò cập nhật thông số nhớ cục bộ, bit chuỗi I2C cập nhật với lần tác vụ ghi vào ghi cuối hoàn thành Tác vụ hợp lý chuỗi I2C dựa sở sau: Các ghi dành cho chuỗi I2C ghi theo thứ tự tăng dần đòa ghi Ví dụ: HSB[10:0] ghi lên 0x34 trước ghi thêm vào 0x35 1.2.3 CÀI ĐẶT CẤU HÌNH HOẠT ĐỘNG : Dưới bảng mô tả ghi giá trò cần cài đặt để phát chuẩn Video Analog NTSC 525 line ngõ vào mã hóa sang chuẩn ITU656 ngõ ra: Bảng 1.1: Cài đặt giá trò cho ghi ADV7181 tương ứng sudadd Thanh ghi Giá trò cài đặt 00h: để chọn ngõ vào dạng hỗn 0x00h Input Control 0x04h Control 0x08h 0x0Ah -4 bit thấp dùng để chọn đònh dạng ngõ vào hợp (Composite) tự động phát -4 bit cao dùng để chọn chế chuẩn: SECAM, PAL( B/G/H/I/D độ mà ngõ vào chuẩn Video (PAL, NTSC, ), NTSC ( pedestal ) 50h:để phát chuẩn NTSC-M Extended Output Chú giải SECAM ) ADV7818 tự phát -bit đònh giải mã 02h: cho phép giải mã kết nối có kết nối trực tiếp với trực tiếp với mã hóa mãù hóa hay không Contrast Register -Tùy vào giá trò ghi điều chỉnh độ tương phản nhờ vào mà tính độ lợi thành độ lợi thành phần Luma phần Luma Brightnes Điều chỉnh độ sáng tín hiệu -Tùy vào giá trò ghi Register Video Để tính độ sáng Trang Chương 1: 0x0Eh KIT DE2 Altera ADI Control Bit mức truy cập đồ Được cài đặt tùy ý trừ bit ghi người dùng, mức Bit5 dùng phép người truy cập đồ ghi ngắt dùng truy cập đồ ngắt 0x10h bit thấp cung cấp thông tin Ta đặt bit lên để báo trạng thái nội mã Register1 chuẩn NTSC4-4-3 phát hóa, bit 4, 5, báo cáo ReadOnly chuẩn Video phát 0x11h INDENT ReadOnly Status Digital 0x15h Clamp Control Shaping 0x17h Filter Control ADV7818B dặt giá trò 13h Cung cấp nhận diện xem xét lại thành phần Bộ đònh thời gian đấu nối 00h đặt chế độ đấu nối chậm số (digital clamp) đònh Slow thời đấu nối tốt 41h: bit = chọn lọc SH1 thành phần chrom, bit = Cho phép lựa chọn dãy bit 4,3,2,1 = chế độ lọc thấp hay lọc gai tự động chọn lọc cho thành xung thấp mã hóa phần luma: gai xung thấp cho chọn lọc tối ưu nguồn tín hiệu chất lượng tùy theo chất lượng nguồn băng rộng cho nguồn chất tín hiệu đưa vào lượng cao 0x2Bh Misc Gain Control AGCMod 0x2Ch e Control Bit xác đònh chu kỳ cập 00h: Cập nhật cho peak white nhật cho peak white Bit7 cài đặt chế độ màu hay line video chế độ màu trắng đen bit cuối chọn chế độ cho 8Ch: cố đònh độ lợi màu độ độ lợi màu Các bit 6,5,4 cài sáng (phương pháp thủ công) đặt chế độ để điều khiển độ thông qua chuỗi CMG[11:0] lợi cho độ sáng Bit 7,3,2 (màu ) LMG[11:0] (độ sáng) đặt mức Trang 10 Chương 1: Kit DE2 Altera lênh đọc lập tức, nên DQM phải lên mức cao (raised) sớm chu kỳ trước có lệnh ghi Để thực điều chu kỳ yêu cầu đònh vò thời điểm SDRAM tắt ngõ tai cạnh lên xung Clock thời điểm liệu cung cấp (cho lệnh ghi ) ngõ vào SDRAM cạnh Clock -Một ngắt ghi khối liệu (áp dụng cho trường hợp lệnh đọc có tự động nạp lại): Bất kỳ lệnh đọc, ghi, hay kết thúc truyền tới Bank kết thúc (dừng) việc ghi khối lập tức, liệu chân DQ lệnh thứ phát lệnh sử dụng Ngắt ghi khối với lệnh precharge (đến cung Bank) phức tạp Đó thời gian viết nhỏ nhất, twr phải lướt qua tác vụ ghi sau tới Bank (chu kỳ không bò che (unmasked) cuối ghi khối) với lệnh precharge kế tiếp, ghi khối bò dừng (hủy) lệnh tích nạp (pre-charge) có đủ chu kỳ kéo dài che (dùng DQM) để tạo twr cần thìết Một lệnh ghi với tích nạp tự động chứa đựng trì hoãn tự động -Ngắt lênh tích nạp tự động: Việc xử lý gián đoạn thao tác đọc, ghi với chế độ tích nạp tự động đặc tính lựa chọn SDRAM, hỗ trợ nhiều Nếu sử dụng, tích nạp (sau đọc) hay thời gian chờ twr theo sau tích nạp (sau đọc) bắt đầu chu kỳ lệnh ngắt -Sắp xếp truyền khối SDRAM: Một vi xử lý đại có đệm nói chung truy nhập nhớ đơn vò line đệm Ví dụ để truyền 64byte, line đệm yêu cầu truy cập liên tiếp tới DIMM(dual in-line memory module: module nhớ có hai hàng chân) 64bit, mà toàn kích khởi lệnh đơn đọc hay ghi tùy vào cấu hình chíp SDRAM Sự truy cập line đệm điển hình kích khởi đọc từ đòa đặc biệt, SDRAM cho phép " từ có tính chất đònh " line đệm truyền đầu Trang 18 Chương 1: Kit DE2 Altera tiên ("từ " có nghóa chiều rộng (của) chíp SDRAM hay DIMM, 64 bít với DIMM tiêu biểu.) Chíp SDRAM hỗ trợ hai giao thức để xếp từ lại line đệm: + Chế độ truyền khối đan xen: làm cho tính toán người thêm phức tạp lại dễ dàng tổng hợp phần cứng ưu tiên với vi xử lý Intel Ta không sử dụng kiểu truyền + Chế độ truyền khối tuần tự: từ trễ truy cập việc tăng dần đòa chỉ, kết thúc quay trở lại điểm bắt đầu khối Chẳng hạn, với tuyền khối có chiều dài 4, đòa cột yêu cầu 5, từ truy cập theo thứ tự 5-6-7-4 Nếu chiều dài truyền khối 8, thứ tự truy cập 5-6-7-0-1-2-3-4 Điều thực việc thêm đếm đòa cột, bỏ qua số nhớ hết khối Ta lựa chọn chiều dài khối kiểu truy cập khối cách sử dụng chế độ ghi mô tả phần -Chế độ ghi SDRAM: Tốc độ liệu đơn SDRAM có chế độ ghi 10 bít đơn lập trình Sau chuẩn SDRAM tốc độ liệu kép SDRAM bổ sung thêm chế độ ghi, đònh đòa sử dụng chân đòa Bank Với SDR SDRAM, chân đòa Bank đòa hàng A[10] cao lờ đi, phải chế độ ghi vào ghi Trong chu kỳ chế độ ghi giá trò nạp vào M[9:0] bit đòa  M[9] chế độ ghi khối, mức ghi sử dụng chế độ chiều dài truyền khối chế độ đọc, mức tất ghi truyền khối(đònh vò đơn)  M[8:7] chế độ vận hành, muốn chế độ lưu trữ đặt giá trò 00  M[6:4] ngầm đònh CAS với giá trò hợp lệ 010 (CL2) 011 (CL3) Chỉ số chu kỳ lệnh đọc liệu gửi từ Chip Chip hoàn thành giới hạn nanô-giây dựa giá trò này; khởi tạo, điều khiển nhớ phải sử dụng kiến thức tần số xung Clock dòch giới hạn thành chu trình  M[3] kiểu truy cập từ khối : truy cập tuần tự, truy cập đan xen Trang 19 Chương 1: Kit DE2 Altera  M[2:0]: chiều dài khối: giá trò 000, 001, 010 011 kích thước khối tương ứng 1, 2, hay từ Mỗi đọc ( viết, m[9] 0) thực nhiều truy cập, gián đoạn dừng (hủy) truyền khối hay lệnh khác Giá trò 111 đặc tả khối với đầy đủ hàng (full-row Burst gọi full page Burst) Sự truyền khối với đầy đủ hàng cho phép với kiểu Đối với SDRAM IS42S16400 chiều dài khối chế độ full page Burst 256 từ Sự truyền khối tiếp tục có ngắt -Làm tươi tự động: Dùng để làm tươi lại Chip ram nhờ vào mở đóng ( kích hoạt tích nạp ) hàng Bank Tuy nhiên, để đơn giản hóa chíp điều khiển nhớ, Chip SDRAM hỗ trợ lệnh tự động làm tươi, tức đồng thời thực thao tác tới hàng Bank SDRAM trì đếm nội lặp lại toàn hàng Chip điều khiển nhớ đơn giản phải phát đủ số lượng lệnh làm tươi tự động (1 lệnh hàng ) với khoảng làm tươi (một giá trò chung tref = 64 ms) Tất Bank phải trạng thái IDE lệnh phát -Chế độ Lower Power: Như đề cập, ngõ vào cho phép xung Clock (CKE) dùng để dừng xung Clock tới SDRAM Giá trò ngõ vào CKE xét cạnh lên xung Clock, mức thấp, cạnh lên xung Clock bò bỏ qua mục đích khác so với việc kiểm tra CKE Nếu CKE xuống thấp SDRAM thực tác vụ, đơn giản ‚đóng băng lại‛ chỗ CKE lên mức cao Nếu SDRAM trạng thái IDE ( tất Bank tích nạp , lệnh hoạt động) CKE xuống thấp, SDRAM tự động chọn chế độ power-down(tiết kiệm lượng), giữ lượng cực tiểu cho tiểu có cạnh lên CKE Khoảng không dài giá trò tối đa khoảng làm tươi tref, bọ nhỡ chứa đựng bò Đây phương pháp để dừng toàn xung Clock khoảng thời gian để tiết kiệm lượng Trang 20 Chương 1: Kit DE2 Altera Cuối cùng, CKE mức thấp vào lúc lệnh làm tươi tự động gửi đến SDRAM, SDRAM chọn chế độ tự làm tươi ( seft-refresh mode) Tương tự Power Down, SDRAM dùng timer nội để phát chu kỳ làm tươi nội cần thìết Trong thời gian dừng xung Clock Chế độ tự làm tươi tiêu thụ lương so với chế độ Power Down,nhưng cho phép điều khiển nhớ disable toàn Trang 21 Chương 2: Lý thuyết Xử lý ảnh CHƯƠNG : LÝ THUYẾT XỬ LÝ ẢNH 2.1 GIỚI THIỆU Xử lý ảnh số có nhiều ứng dụng thực tế Một ứng dụng sớm vào năm 1964 sử dụng máy tính xử lý thành công ảnh chụp mặt trăng vệ tinh gửi Hệ thống chụp hình gắn vệ tinh bò hạn chế kích thước trọng lượng, ảnh nhận thường bò mờ, méo hình học nhiễu Các phương pháp xử lý ảnh bắt nguồn từ hai ứng dụng:  Nâng cao chất lượng thông tin hình ảnh mắt người  Xử lý số liệu cho máy tự động Từ đến nay, phạm vi xử lý ảnh lớn mạnh không ngừng ứng dụng hầu hết lónh vực (truyền ảnh, truyền chữ, truyền hình, nhận dạng chữ viết vân tay, máy cắt lớp y học, viễn thám, quân sự, nội vụ, nghiên cứu khoa học, …) Ta dùng xử lý ảnh để nén liệu ảnh nhằm tiết kiệm dung lượng nhớ tận dụng hiệu kênh truyền Xử lý ảnh số chia làm bốn lónh vực, tuỳ thuộc vào loại công việc Đó cải thiện ảnh, phục hồi ảnh, mã hoá ảnh, lý giải nội dung (understanding) ảnh Cải thiện: nâng cao độ tương phản, lọc nhiễu, làm trơn ảnh để người xem, truyền hình, chuẩn đoán y học, phân tích bề mặt viễn thám, thiên văn xử lý trước để trợ giúp hoạt động máy móc, nhận dạng đối tượng máy móc Phục hồi: ảnh bò xuống cấp số trường hợp, chẳng hạn bò nhoè,và mục đích để giảm bớt loại bỏ hẳn ảnh hưởng xuống cấp Mục đích cuối tạo ảnh sau xử lý giống ảnh ban đầu Mã hoá: mục đích biểu diễn ảnh với số bít điều kiện chất lượng ảnh độ rõ chấp nhận cho ứng dụng cụ thể, chẳng hạn hội nghò video, truyền hình, lưu trữ truyền thông Trang 22 Chương 2: Lý thuyết Xử lý ảnh Lý giải ảnh: đầu vào ảnh, mục đích diễn đạt nội dung ảnh hệ ký hiệu Những ứng dụng lý giải ảnh bao gồm thò giác máy tính, kỹ thuật rôbốt nhận dạng mục tiêu Lý giải ảnh khác với ba lónh vực khác xử lý ảnh khía cạnh chính: đầu thường biểu diễn kí hiệu nội dung ảnh đầu vào Sự phát triển thành công hệ thống lónh vực cần đến xử lý tín hiệu khái niệm trí tuệ nhân tạo Hệ thống xử lý ảnh số bao gồm phạm vi rộng kiến thức phần cứng, phần mềm sở lý thuyết Các bước xử lý ảnh số mô tả sơ đồ đây: Hình 2.1 : Các bước xử lý ảnh số Thu thập ảnh(image acquision) : Ảnh số thu thập cảm biến ảnh có khả biến thông tin cường độ sáng mức xám ảnh thực thành tín hiệu điện áp dạng analog Tín hiệu sau số hóa để trở thành tín hiệu số Hiện có số cảm biến ảnh thực việc thu nhận tín hiệu cường độ sáng ảnh số hóa tín hiệu Trong trường hợp cảm biến chức số hóa cần phải có biến đổi ảnh tương tự thành ảnh số (video decoder) Tín hiệu ảnh sau số hóa mã hóa theo chuẩn video (video format) đònh trước đưa vào trình lưu trữ xử lý Các chuẩn video thường gặp IUTR-BT 656, 601 Trang 23 Chương 2: Lý thuyết Xử lý ảnh Tiền xử lý ảnh : Sau ảnh số thu thập dạng tín hiệu số, cần phải trải qua giai đoạn tiền xử lý Chức chủ yếu tiền xử lý cải thiện ảnh, nâng cao tính chất ảnh giúp cho trình xử lý sau thuận tiện Các công đoạn tiền xử lý : nâng cao độ tương phản, lọc nhiễu Phân vùng ảnh: Bước trình xử lý phân vùng ảnh nh sau cải thiện, trở nên thuận tiện cho việc phân ngưỡng phân vùng Nhiệm vụ phân ngưỡng phân vùng ảnh tách ảnh đầu vào thành đối tượng, vật thể riêng biệt Kết trình phân vùng ảnh, ta tập hợp điểm ảnh có liên kết với thành đối tượng, đánh số phân biệt, thuận tiện cho trình xử lý cao Đầu trình phân vùng ảnh pixel chưa lọc, bao gồm liên kết vùng tất điểm ảnh vùng Số liệu cần biến đổi thành dạng thích hợp cho máy tính xử lý Phân tích ảnh: giai đoạn xử lý bậc cao hệ thống xử lý ảnh số Ảnh sau phân vùng thành đối tượng riêng biệt, đánh số phân biệt, phân tích để phục vụ mục đích khác như: Xác đònh đặc trưng hình học đối tượng: dựa sở đối tượng xác đònh phân biệt, ta thực xác đònh đặc trưng hình học đối tượng đấy, : vò trí, kích thước, hướng, số đối tượng hay mật độ đối tượng ảnh Đây đặc trưng dùng nhiều hệ thống thò giác máy (machine vision) Nhận dạng : đối tượng vật thể có hình dạng đònh, kí tự số, chữ cái, dấu vân tay Ảnh sau phân vùng nhận dạng theo phương pháp đònh phương pháp neural, để tìm mẫu hình dạng mà đối tượng thuộc Để hướng dẫn hoạt động module xử lý, cần có hệ sở kiến thức để kiểm tra hoạt động tương tác module Hệ có nhiệm vụ kiểm soát hoạt động module xếp trình tự hoạt động chúng thời điểm, giải toán xung đột Trang 24 Chương 2: Lý thuyết Xử lý ảnh 2.2 CÁC THUẬT TOÁN XỬ LÝ ẢNH SỐ 2.2.1 TOÁN TỬ CỬA SỔ (WINDOWING OPERATOR) Trong việc thực thi thuật toán xử lý ảnh số bản, người ta thường sử dụng toán tử đặc biệt gọi toán tử cửa sổ Toán tử cửa sổ tập hợp có hình dạng đònh, gồm pixel có liên kết với pixel trung tâm, pixel xử lý Các phép toán pixel có ảnh hưởng đến pixel trung tâm pixel xử lý thuật toán xử lý ảnh Toán tử cửa sổ có nhiều hình dạng, tùy thuộc vào thuật toán thực Tuy nhiên thường dùng toán tử có dạng hình vuông với cạnh số lẻ, ví dụ :3x3, 5x5, 7x7 Trong đồ án này, chúng em sử dụng thường xuyên toán tử cửa sổ có dạng 3x3, kích thước hợp lý để thực hiệu tất thuật toán xử lý nâng cao, đồng thời lại dễ thực rút ngắn tối đa trình xử lý Nếu sử dụng cửa sổ 5x5 7x7, thời gian xử lý tăng lên nhiều 2.2.2 NHÂN CHẬP (CONVOLUTION) Nhân chập thuật toán xử lý ảnh, mà phép toán thông dụng thuật toán xử lý ảnh sử dụng toán tử cửa sổ Nhân chập sử dụng toán dò biên (edge detection) lọc tuyến tính (linear filter) Nhân chập tính toán giá trò pixel trung tâm toán tử cửa sổ, cách thực phép tính với pixel lân cận pixel trung tâm Việc thực thi phép nhân chập sau: cho cửa sổ với pixel trung tâm chạy toàn frame ảnh, với cửa sổ 3x3 thu được, ta thực phép toán: i+1 I(i,j) = j+1   c(n,m) I(n,m) n = i-1 m = j-1 Kết tính cho giá trò pixel trung tâm Trong biểu thức, c(n,m) phần tử ma trận gọi mặt nạ (mask) Mỗi thuật toán xử lý khác sử dụng mặt nạ khác để tính giá trò điểm ảnh Hai thuật toán sở sử dụng phép nhân chập lọc tuyến tính, dò biên Trang 25 Chương 2: Lý thuyết Xử lý ảnh 2.2.3 LỌC TUYẾN TÍNH(LINEAR FILTER) Có tác dụng cải thiện ảnh, loại bỏ nhiễu hỗ trợ cho trình xử lý cao Mỗi lọc khác sử dụng mặt nạ khác nhau, cho hiệu khác tùy vào mục đích sử dụng tình trạng ảnh sau thu thập Ví dụ ảnh có nhiễu phân bố đều, ngẫu nhiên độc lập với pixel, ta sử dụng mặt nạ dành cho lọc trung bình, mặt nạ làm giảm ảnh hưởng nhiễu pixel trung tâm cách lấy trung bình cộng pixel lân cận cửa sổ  c11 c12  c =  c21 c22 c  31 c32 1 c13   1 c23  =  9 c33  1 1  2;  Nếu ảnh có nhiễu Gaussian, ta sử dụng mặt nạ:  c11 c12  c =  c21 c22 c  31 c32 1 c13   1 c23  =  9 c33  1 1  2;  2.2.4 DÒ BIÊN a) Khái niệm biên: Biên đối tượng xác đònh nơi mức xám pixel có thay đổi đột ngột Tập hợp điểm biên tạo thành biên hay đường bao ảnh (boundary) Mô hình biểu diễn đường biên: theo toán học, điểm ảnh có biến đổi mức xám u(x) cách đột ngột theo hình Hình 2.2 Đường bao ảnh Trang 26 Chương 2: Lý thuyết Xử lý ảnh Như vậy, phát biên cách lý tưởng xác đònh tất đường bao đối tượng Đònh nghóa sở cho kỹ thuật phát biên Điều quan trọng biến thiên mức xám điểm ảnh vùng thường nhỏ, biến thiên mức xám điểm vùng giáp ranh (khi qua biên) lại lớn b) kỹ thuật phát biên: Từ đònh nghóa toán học biên người ta sử dụng hai phương pháp để phát biên sau: Phương pháp phát biên trực tiếp: phương pháp chủ yếu dựa vào biến thiên độ sáng điểm ảnh để làm biên kỹ thuật đạo hàm: phương pháp Gradient lấy đạo hàm bậc ảnh, phương pháp Laplace đạo hàm bậc hai ảnh Hai phương pháp gọi chung phương pháp dò biên cục Ngoài ra, người ta sử dụng phương pháp ‚đi theo đường bao‛ dựa vào công cụ toán học nguyên lý quy hoạch động gọi phương pháp dò biên tổng thể Phương pháp dò biên trực tiếp có hiệu bò tác động nhiễu Phương pháp phát biên gián tiếp: Nếu cách đấy, thu vùng ảnh khác đường phân cách vùng biên Tức làviệc xác đònh đường bao ảnh thực từ ảnh phân vùng Phương pháp dò biên gián tiếp khó cài đặt áp dụng tốt biến thiên độ sáng nhỏ  Trong khuôn khổ luận văn ta dùng phương pháp Gradient để phát biên sử dụng mặt nạ lọc Prewitt sau: Đònh nghóa: Gradient vec tơ f(x, y) có thành phần biểu thò tốc độ thay đổi mức xám điểm ảnh (theo hai hướng x, y bối cảnh xử lý ảnh hai chiều) tức: Trong dx, dy khoảng cách điểm kế cận theo hướng x, y tương ứng (thực tế chọn dx= dy=1) Đây phương pháp dựa theo đạo hàm riêng bậc theo hướng x, y Trang 27 Chương 2: Lý thuyết Xử lý ảnh Với ảnh liên tục f(x,y), đạo hàm riêng cho phép xác đònh vò trí cực đại cục theo hướng biên Thực vậy, gradient ảnh liên tục, biểu diễn hàm f(x,y), dọc theo r với góc  r , đònh nghóa bởi: df (r , ) f dx f dy    f x' cos  f y' sin  dr x dr y dr f ( , r ) đạt cực đại df (r , ) = 0; tức f x' cos  f y' sin  = 0; từ ta xác đònh dr hướng cực đại: Kỹ thuật Gradient: Theo đònh nghóa Gradient, áp dụng vào xử lý ảnh, việc tính toán phức tạp Để đơn giản mà không tính chất phương pháp Gradient, người ta sử dụng kỹ thuật Gradient dùng cặp mặt nạ H1, H2 trực giao (theo hướng vuông góc) Nếu đònh nghóa g1, g2 Gradient theo hai hướng x, y tướng ứng biên độ g(m,n) điểm (m,n) tính: g (m, n)  g12 (m, n)  g22 (m, n)  A0 r (m, n)  artg ( g (m, n)) Một số toán tử Gradient tiêu biểu:toán tử Robert, Sobel, Prewitt, đẳng hướng (Isometric), 4-lân cận đây: Toán tử Robert (1965) Robert áp dụng công thức tính Gradient điểm (x, y) Với điểm ảnh I(x,y) đạo hàm theo x, y ký hiệu tương öùng: g x = I(x+1,y) - I(x,y) g y = I(x,y+1) - I(x,y) Trang 28 Chương 2: Lý thuyết Xử lý ảnh Công thức cụ thể hóa với cặp mặt nạ theo chiều x, y tương ứng(mặt nạ Robert):  1  1  H1    vaø H     1   1 Chú ý kỹ thuật thực mô xấp xỉ đạo hàm kỹ thuật nhân chập ảnh số tín hiệu rời rạc, đạo hàm thực không tồn Với kỹ thuật Sobel Prewitt, ta sử dụng cặp mặt nạ:  1  H x =  2   1     1 2 1 H y =  0  1 1   Gradient xấp xỉ công thức: Gx  H x  I G y  H y  I Thực tế cho thấy toán tử Sobel Prewitt tốt toán tử Robert nhạy cảm với nhiễu Việc lấy đạo hàm tín hiệu có xu hướng làm tăng nhiễu tín hiệu Độ nhạy cảm giảm bớt thao tác lấy trung bình cục miền phủ mặt nạ Trang 29 Chương 3: Cơ chế hiển thò hình ảnh lên monitor CHƯƠNG 3: CƠ CHẾ HIỂN THỊ HÌNH ẢNH LÊN MONITOR 3.1 NGUYÊN TẮC CHUNG Để hiển thò hình ảnh hình tích hợp cần phải có VGA Generator với tín hiệu chế làm việc sau: 3.1.1 VGA COLOR SIGNALS Có tín hiệu color là: red, green blue gửi tín hiệu màu sắc (color information) đến hình VGA Mỗi tín hiệu điều khiển súng bắn điện tử (electron gun) để phóng hạt electron vẽ lên màu điểm hình Dải tín hiệu nằm từ từ V (tương ứng với màu tối hoàn toàn) 0.7V (sáng hoàn toàn) điều khiển cường độ thành phần màu thành phần màu kết hợp với tạo lên màu điểm ảnh (dot) hay phần tử ảnh (pixel) hình Hình 3.1 : VGA Connection Tùy vào độ rộng A bit tín hiệu màu ngõ vào tín mà màu analog ngõ A mức với chuyển đổi digital to analog A bit tín hiệu analog kết hợp với tạo nên phần tử ảnh (pixel) với A × A × A = 23 A màu khác 3.1.2 VGA SIGNAL TIMING Mỗi ảnh (hay frame) hình hiển thò kết hợp h dòng, dòng có w pixel Kích thước frame biểu diễn w x h dạng tiêu biểu goàm 640 x 480m 800 x 600, 1024 x 768 1280 x 1024 Trang 30 Chương 3: Cơ chế hiển thò hình ảnh lên monitor Hình 3.2 : CRT Display Timing Example Để vẽ frame, có mạch điện có trách nhiệm di chuyển dòng electron từ trái sang phải từ xuống dọc theo hình gọi deflection circuit Những mạch yêu cầu phải có tín hiệu động để khởi động dừng dòng electron thời điểm dòng điểm ảnh vẽ dọc theo hình dòng điền theo chế từ xuống để tạo lên ảnh 3.1.3 NGUYÊN TẮC HOẠT ĐỘNG CỦA VGA GENERATOR Hệ thống bên ghi giá trò pixel vào ghi pixel (data register) Nội dung ghi dòch sau xung clock để thay pixel Các bit gửi đến D A C đ ể chuyển sang dạng tín hiệu màu analog Rồi kiểm tra xem giá trò chân Blank để xuất cổng VGA Hai mạch tạo xung đồng (pulse generation circuit) dùng để tạo xung đồng dọc (VSYNC) ngang (HSYNC) Bộ hirizontal sync generator có đầu tín hiệu gate chu kì trùng khớp với sườn lên xung đồng ngang ( horizontal sync pulse), tín hiệu gate nối với tín hiệu clock-enable vertical sync generator nên clock-enable cập nhật đếm thời gian sau dòng pixel Trang 31 Chương 3: Cơ chế hiển thò hình ảnh lên monitor (line of pixels) Tín hiệu gate vertical sync generator dùng tín hiệu báo kết thúc frame, đồng thời reset xóa toàn nội dung pixel buffer nên VGA generator khởi động từ trạng thái xóa hoàn toàn với frame Bộ tạo tín hiệu đồng tạo tín hiệu horizontal vertical blanking Khi dùng phép toán OR logic ta tín hiệu blanking toàn cục 3.2 BỘ VGA DAC ADV7123 Kit DE2 tích hợp VGA DAC ADV7123 với cấu trúc:  Hỗ trợ tín hiệu màu 10 bit ngõ vào, với DAC 10 bit cho 210 mức màu Analog ngõ ra, nhiên thiết kế liệu màu ta cung cấp cho ADV7181 bit nên tín hiệu màu Analog ngõ có 28 mức tín hiệu analog kết hợp lại với tạo nên phần tử ảnh 24 (16 triệu ) màu  Các tín hiệu đồng SYNC BLANK: giá trò SYNC không ảnh hưởng đếân qua trình hiển thò, BLANK với giá trò chốt liệu màu ngõ vào Hình 3.3: Sơ đồ cấu trúc ADV7123  chân ngõ nối tương ứng với chân cổng VGA KIT DE2, để sử dụng VGA DAC ta phải tạo khối vừa cung cấp tín hiệu BLANK, Red, Green, Blue cho ADV7123 vừa phải tạo tín hiệu đồng VSYN HSYNC nối trực tiếp vào cổng VGA cách đồng thời Trang 32 ... không gửi xác nhận ACK trở trạng thái IDE Nếu đòa tự động tăng dần vượt giới hạn đòa cao nhất: Trang Chương 1: KIT DE2 Altera  Nếu đọc giá trò chứa đựng ghi có đòa cao tiếp tục đọc Master phát... ghi): A[9:0] nạp để cấu hình chip DRAM Trong quan trọng ngầm đònh CAS (2 chu kỳ) chiều dài khối (1, 2, chu kỳ) L L L L 00 Trang 16 Chương 1: Kit DE2 Altera 1.3.2 SỰ TƯƠNG TÁC CÁC TÍN HIỆU ĐIỀU... cho phép " từ có tính chất đònh " line đệm truyền đầu Trang 18 Chương 1: Kit DE2 Altera tiên ("từ " có nghóa chiều rộng (của) chíp SDRAM hay DIMM, 64 bít với DIMM tiêu biểu.) Chíp SDRAM hỗ trợ