Ngân hàng đề thi môn điện tử số

Tài liệu tham khảo về ngân hàng câu hỏi trắc nghiệm trong đề thi môn học Kỹ thuật truyền số liệu dành cho sinh viên hệ đại học từ xa ngành điện tử viễn thông tham khảo ôn tập và củng cố kiến thức. Đây là tài liệu ôn tập rất

NGÂN HÀNG THI

Môn: I N T S Dùng cho h HTX, ngành i n t - Vi n thông

13/ Hai m ch đi n hình 2-1 t ng đ ng v i nhau vì chúng:

a Khi có b t k l i vào nào m c th p

b Khi có b t k l i vào nào m c cao

c Khi t t c l i vào m c cao

d M i lúc

b Khi có b t k l i vào nào m c cao

c Khi t t c l i vào m c cao

d Khi có b t k l i vào nào m c th p

c T o m c đ u ra cao

d Không ho t đ ng vì các đ u ra c a c ng NAND đ c n i v i nhau t i c ng NOR

20/ C ng XOR t o ra đ u ra v i m c logic cao:

d V i đi u ki n là tr ng thái l i vào gi ng nhau

22/ Theo đi u ki n m ch trong hình 3-9 thì

34/ Có cho phép đ u vào c a m ch CMOS đ h không?

m ch ho t đ ng bình th ng thì đ u vào không dùng ph i có m c logic nào?

a M ch tr thành c ng NAND hai l i vào

b Tr ng thái l i ra không theo logic c b n nào

c M ch tr thành c ng NOR hai l i vào

d M ch tr thành c ng AND hai l i vào

37/ M ch đi n đ c bi u di n trong s đ 3-22 ho t đ ng nh th nào n u nh l i vào E m c logic cao?

a M ch tr thành c ng AND hai l i vào

b M ch tr thành c ng NOR hai l i vào

c M ch tr thành c ng NAND hai l i vào

d Tr ng thái l i ra không theo m c logic c b n nào

38/ Tác d ng c a tr ng thái tr kháng l i ra cao trong c ng ba tr ng thái là:

a Cách ly các l i ra c a các c ng logic khi chúng cùng đ c n i t i m t l i vào

b a ra m c logic cao nh ng có giá tr tr kháng cao

c a ra m c logic th 3 là trung bình c a hai m c cao và th p

d a ra m c logic th p nh ng có giá tr tr kháng cao

CH NG 4 M CH LOGIC T H P

1/ M ch logic t h p là m ch:

a Không có ph ng án nào đúng

b C hai ph ng án trên đ u đúng

c Có tín hi u đ u ra ch ph thu c vào tín hi u đ u vào c a m ch t i th i đi m đang xét

d Không nh ng tín hi u đ u ra ph thu c vào tín hi u đ u vào mà còn ph thu c vào

d Hazard logic

4/ B mã hoá u tiên là b mã hoá cho phép mã hoá khi:

a Có hai tín hi u tr lên đ ng th i tác đ ng vào

b Không quan tâm xem nó tr ng thái nào

c Nó luôn m c logic cao

a b y Kat t c a b y thanh LED đ c đ u chung v i nhau

b m t Kat t c a m t thanh LED đ n bên trong

c m t An t c a m t thanh LED đ n bên trong

d b y An t c a b y thanh LED đ c đ u chung v i nhau

8/ D ng c hi n th 7-đo n Kat t chung có

a m t Kat t c a m t thanh LED đ n bên trong

b B y Kat t c a b y thanh LED đ c đ u chung v i nhau

c b y An t c a b y thanh LED đ c đ u chung v i nhau

d m t An t c a m t thanh LED đ n bên trong

9/ B h p kênh có kh n ng:

a n i đ ng th i m t ho c nhi u l i vào v i m t l i ra

b n i m t l i vào trong m t nhóm các l i vào v i m t l i ra

c n i m t l i vào m ch v i m t l i ra trong m t nhóm các l i ra

d n i đ ng th i m t l i vào m ch v i m t ho c nhi u l i ra

33/ N u t d li u 8-bit có m u bit là 1010 0101, h th ng parity l :

a không yêu c u bit ch n/ l

b không th s d ng t d li u này

c yêu c u bit ch n/ l m c logic th p

d yêu c u bit ch n/ l m c logic cao

34/ N u t d li u 8-bit có m u bit là 1010 0101, h th ng parity ch n:

a không yêu c u bit ch n l

b yêu c u bit ch n/ l m c logic cao

c yêu c u bit ch n/ l m c logic th p

c đ u ra Y m c th p và đ u Y m c cao khi IC không đ c phép ho t đ ng

d các đ u vào ch n luôn luôn cho phép m t đ u vào ho t đ ng

44/ D a vào s đ kh i và b ng cho trong hình 4-14, ta k t lu n:

c không có đ u ra nào m c logic th p

d không có đ u ra nào m c logic cao

52/ Trong hình 4-21, đèn LED 2:

a không th đ c đi u khi n sáng b i c ng OR

b sáng khi c hai đ u vào c ng OR m c cao

c sáng khi m t trong hai đ u vào c ng OR m c th p

d luôn luôn đ c đi u khi n sáng b i c ng OR

53/ Trong m ch hình 4-22, chi u dòng đi n c a đo n-g:

a đi vào b đi u khi n vì IC tr ng thái phun dòng

b đi ra kh i b đi u khi n vì IC tr ng thái phun dòng

c đi vào b đi u khi n vì IC tr ng thái hút dòng

d đi ra kh i b đi u khi n vì IC tr ng thái hút dòng

54/ Trong m ch hình 4-23, M là đ u đi u khi n, n u M = 0 thì m ch có ch c n ng gì?

a M ch hi u toàn ph n

b M ch nhân 2 s nh phân 4 bit

c M ch c ng 2 s nh phân 4 bit theo bù 1

d M ch c ng 2 s nh phân 4 bit theo bù 2

59/ IC 7483 là b c ng 2 s nh phân 4 bit, m ch hình 4-26 có ch c n ng gì?

a M ch c ng 2 s nh phân 4 bit theo bù 1

b M ch c ng 2 s nh phân 4 bit

c M ch nhân 2 s nh phân 4 bit

d M ch c ng 2 s nh phân 4 bit theo bù 2

a Không nh ng tín hi u đ u ra ph thu c vào tín hi u đ u vào mà còn ph thu c vào

tr ng thái trong c a m ch t i th i đi m đang xét

a C ba ph ng án trên đ u đúng

b S n âm c a xung nh p

c C hai s n xung

d S n d ng c a xung nh p

6/ N u đ u vào D c a trig thay đ i thì đ u ra

a s thay đ i theo D sau khi có xung nh p clock đ u vào

b thay đ i tr ng thái c a nó m t cách t c th i

c s thay đ i sau khi có 2 xung nh p clock đ u vào

d s không thay khi có xung nh p ti p theo

12/ Mô hình Mealy là mô hình:

a có hàm ra ph thu c vào tín hi u vào và tr ng thái trong c a m ch

b có hàm ra ph thu c vào tr ng thái trong c a m ch

c không có ph ng án nào đúng

d có hàm ra ph thu c vào tín hi u vào

13/ Mô hình Moore là mô hình:

a có hàm ra ph thu c vào tín hi u vào

b không có ph ng án nào đúng

c có hàm ra ph thu c vào tr ng thái trong c a m ch

d có hàm ra ph thu c vào tín hi u vào và tr ng thái trong c a m ch

14/ Ph n t l u gi thông tin c a b ghi d ch là:

20/ Khi phát xung clock vào b đ m không đ ng b thì xung clock là:

a Tín hi u đi u khi n trig MSB c a b đ m

b Tín hi u đi u khi n t t c các đ u vào

c Tín hi u đi u khi n trig LSB c a b đ m

d Tr ng thái t nh

21/ H s chia t n s cho m t b đ m không đ ng b 5 bit l n l t là:

a T t c các tr ng h p trên, ph thu c vào t n s xung clock

23/ B ghi d ch dùng đ d ch trái d li u vào n i ti p thì lu ng bit d li u chuy n đ ng t

a Không có tr ng h p nào trên

b T ph i qua trái

c T trái qua ph i

d T ph i qua trái sau đó t trái qua ph i

24/ B ghi d ch dùng đ d ch ph i d li u vào n i ti p thì lu ng bit d li u chuy n đ ng t

a T trái qua ph i

b T ph i qua trái sau đó t trái qua ph i

c Không có tr ng h p nào trên

d Các đ u vào xoá (CLEAR) và l p (SET) s không đi u khi n t t c các trig c a b đ m

27/ N u c p m t xung clock vào b đ m n i ti p thì:

a Cho phép m t b đ m n i ti p ch y trong ch đ không đ ng b

b Thay đ i l n l t các ch đ ho t đ ng c a b đ m n i ti p

c Xác đ nh s đ m l n nh t c a b đ m n i ti p

d Chuy n m t b đ m n i ti p thành m t b đ m song song

28/ N u nh b đ m đ c xoá và sau đó đ u ra Q (BIT 4) đ c n i v i l i CLEAR (xoá) c a b

29/ Chân CLEAR (xoá) c a b đ m ho t đ ng m c tích c c th p

Khi chân CLEAR đ c đ a xu ng m c th p thì b đ m:

a Ti p nh n xung xoá, lúc này t t c các đ u ra không đ o đ c đ t m c th p

b Ti p nh n xung xoá, lúc này t t c các đ u ra đ o đ c đ t c đ nh m c th p

c Dao đ ng gi a giá tr đ m l n nh t và giá tr nh nh t

d Không ti p nh n xung xoá b i vì xung CLOCK ch y t do

30/ Chân SET (l p) c a b đ m ho t đ ng m c tích c c th p

Khi chân SET (l p) đ c đ a xu ng m c th p thì b đ m

a Không ti p nh n xung l p b i vì xung CLOCK ch y t do

b Ti p nh n xung l p, lúc này t t c các đ u ra không đ o đ c đ t m c cao

c Dao đ ng gi a giá tr đ m l n nh t và giá tr nh nh t

d Ti p nh n xung l p, lúc này t t c các đ u ra đ o đ c đ t c đ nh m c cao

34/ C n bao nhiêu chu k xung clock đ u vào đ phát ra m t chu k xung t i l i ra có tr ng s

l n nh t (MSB) c a b đ m song song 4 bit

36/ Khi t n s xung nh p c a b đ m song song gi m thì:

a Ch c n ng c a các đ u vào xoá (CLEAR) và l p (SET) không b nh h ng gì

b Các đ u vào xoá (CLEAR) và l p (SET) không đi u khi n t t c các trig c a b đ m

c T ng kh n ng đ m l n nh t c a nó

d Gi m kh n ng đ m l n nh t c a nó

37/ Ch c n ng n p d li u vào song song c a b ghi d ch s d ng trig D

a Là m t l i vào u tiên

b Yêu c u s n âm c a xung clock

c Là l i vào u tiên cùng chung v i d li u vào n i ti p

d Yêu c u s n d ng c a xung clock

38/ Trong m t s chu k xung clock, h ng d ch c a d li u

a Không có tr ng h p nào trên

b Gi m d n bit 1 sau đó t ng d n bit 1

c T ng d n bit 0 sau đó gi m d n bit 0

d T ng d n bit 1 sau đó gi m d n bit 1

41/ Trong b ghi d ch 4 bit c n bao nhiêu xung clock đ l y d li u ra theo cách song song:

51/ Cho hình 5-3 Cho bi t đây là Mod m y?

58/ Cho hình 5-10 Cho bi t đây là Mod m y?

a 111

b 001

c 011

d 110

106/ Cho hình 5-55 Gi s tr ng thái ban đ u Q0Q

1Q

2 là 111, sau 3 xung Clock thì tr ng thái l i ra là bao nhiêu?

107/ Cho hình 5-56 Gi s d li u c n n p vào thanh ghi là 1101,

sau 4 xung Clock thì tr ng thái l i ra Q

1/ c đi m n i b t nh t c a m ch dao đ ng đa hài dùng th ch anh là gì?

a Là m ch phát xung đi u hoà

b Là m ch dao đ ng đa hài có chân đi u khi n

c Là m ch phát xung vuông

d Là m ch dao đ ng đa hài có m t tr ng thái n đ nh và m t tr ng thái t m n đ nh

4/ Trong m ch đa hài đ i ki u vi phân nh hình 6-1,

n u xung đi u khi n có đ r ng l n h n xung đa hài đ i l i ra thì:

7/ Trong m t c ng Schmitt, h i ti p d ng (hay tr ) dùng đ

11/ Trong m ch dao đ ng đa hài c b n CMOS hình 6-5,

chu k dao đ ng c a m ch đ c tính theo công th c:

12/ Trong m ch đa hài đ i ki u vi phân dùng NOR CMOS hình 6-6,

chu k dao đ ng c a m ch đ c tính theo công th c

b cho đi n áp vào m t chi u

c cho quá trình chuy n đ i sóng đ u vào nhanh

d cho quá trình chuy n đ i sóng đ u vào ch m

19/ Trong m ch đa hài đ i hình 6-10, n u giá tr c a t C r t bé (<0,1 F)

thì m ch có ho t đ ng đ c không và t i sao?

a c - vì giá tr c a t không nh h ng đ n ho t đ ng c a m ch

b Không - xung kích vào chân 2 c a IC là 1 xung âm

c Không - vì lúc đó t không có kh n ng n p đi n và phóng đi n

d c - vì giá tr c a đi n tr s bù cho giá tr c a t đi n

20/ Trong m ch đa hài hình 6-11, c p diode có ch c n ng gì?

22/ M t d ng sóng sin có th đ c bi n đ i sang d ng sóng hình vuông b ng cách s d ng m t:

a b dao đ ng đa hài

b b dao đ ng đa hài dùng IC 555

c b dao đ ng đa hài đ i

đ u vào cho các m ch logic?

a b dao đ ng đa hài đ i

b trig Schmitt

c b dao đ ng đa hài

d b dao đ ng đa hài dùng IC 555

25/ Cho m ch đi n trig Schmitt hình 6-12, n u tín hi u l i vào có d ng tín hi u nh hình sau, tín hi u l i ra n m hình nào?

b d li u b m t khi m t ngu n nuôi

c c hai câu trên đ u đúng

d d li u không b m t khi m t ngu n nuôi

3/ ROM là b nh mà

a d li u không b m t khi m t ngu n nuôi

b d li u b m t khi v n còn ngu n nuôi

c d li u b m t khi m t ngu n nuôi

c b nh ch đ c

d RAM đ ng

6/ DRAM là lo i b nh

a ch có th đ c d li u

b không m t d li u khi có ngu n nuôi

c có th b m t d li u khi có ngu n nuôi

a 1 transistor tr ng MOS và 1 diode

b 1 transistor tr ng MOS và 1 t đi n

c 1 transistor l ng c c và 1 t đi n

d 1 transistor tr ng MOS và 1 trig

9/ Linh ki n l u gi bit thông tin c a DRAM là

c c a s làm b ng thu tinh th ch anh

29/ Cho b nh RAM có s đ ng đ a ch là 10 và đ ng vào d li u là 8,

h i dung l ng c a nó là bao nhiêu tính theo byte và s đ ng d li u ra?

a- Chi phí thi t k cao

b- V n hành nhanh xung quanh b n thi t k

c- T ng đ i d dàng khi th nghi m các m ch thi t k

a Câu c

b Câu b

c Câu a

d Không có câu nào sai

2/ Câu nào trong nh ng câu sau không đúng khi nói v u đi m c a ph ng pháp thi t k

m ch dùng các ASIC (Aplication Specific IC)?

a- Chi phí thi t k th p

b- Gi m thi u đ c kích th c

c- Gi m thi u đ c yêu c u v đi n

d- Vi c thi t k đ c th c thi d i d ng này không th sao chép đ c

a PLA (Programmable Logic Array)

b PAL (Programmable Array Logic)

c PLA (Programmable Logic Array) và PAL (Programmable Array Logic)

d Không có ph ng án nào đúng

9/ Trong c u trúc c a CPLD, kh i ch c n ng (function block) bao g m

a m t kh i logic và nhi u kh i Microcell

b kh i Microcell

c nhi u kh i logic và m t kh i Microcell

d kh i logic

10/ Trong c u trúc c a CPLD, các kh i ch c n ng (function block)

đ c k t n i v i nhau thông qua

a Ma tr n k t n i trung tâm (Interconnect Array)

b Ma tr n k t n i hai chi u X-Y

b Không có đáp án nào đúng

c Ma tr n k t n i hai chi u X-Y

d Ma tr n k t n i trung tâm (Interconnect Array)

15/ Trong c u trúc c a CPLD, khi m t ngu n nuôi thì c u hình c a nó s

18/ Khi thi t k cho CPLD c n ph i th c hi n theo trình t nào?

a Nh p thi t k - t ng h p thi t k - ki m tra,

mô ph ng thi t k - th c hi n thi t k - mô ph ng đ nh th i - c u hình

b Nh p thi t k - ki m tra,

mô ph ng thi t k - t ng h p thi t k - th c hi n thi t k - mô ph ng đ nh th i - c u hình

c Nh p thi t k - t ng h p thi t k - mô ph ng đ nh th i - ki m tra,

mô ph ng thi t k - th c hi n thi t k - c u hình

d Nh p thi t k - mô ph ng đ nh th i - t ng h p thi t k - ki m tra,

mô ph ng thi t k - th c hi n thi t k - c u hình

19/ Khi thi t k cho FPGA c n ph i th c hi n theo trình t nào?

a Nh p thi t k - t ng h p thi t k - mô ph ng đ nh th i - ki m tra,

mô ph ng thi t k - th c hi n thi t k - c u hình

b Nh p thi t k - ki m tra,

mô ph ng thi t k - t ng h p thi t k - th c hi n thi t k - mô ph ng đ nh th i - c u hình

c Nh p thi t k - mô ph ng đ nh th i - t ng h p thi t k - ki m tra,

mô ph ng thi t k - th c hi n thi t k - c u hình

d Nh p thi t k - t ng h p thi t k - ki m tra,

mô ph ng thi t k - th c hi n thi t k - mô ph ng đ nh th i - c u hình

20/ Ngôn ng l p trình cho CPLD/FPGA là

a Ngôn ng l p trình C

b Ngôn ng l p trình Pascal

c Ngôn ng mô t ph n c ng HDL

d Ngôn ng l p trình Visual Basic

21/ Có m y cách nh p thi t k khi thi t k CPLD/FPGA là

a 2 cách : s d ng ngôn ng HDL, d ng s đ

b 3 cách : s đ nguyên lý, s d ng ngôn ng HDL, d ng s đ

c 1 cách : s d ng ngôn ng HDL

d Nh p b t k ki u nào

22/ Trong l u đ thi t k CPLD/FPGA, sau khi hoàn thành ph n mô ph ng thi t k ,

b c t ng h p thi t k có nhi m v chuy n file mô t VHDL thành

a File c u hình

b File nestlist

c File s đ

d File v n b n HDL

23/ Trong l u đ thi t k CPLD/FPGA, ph n th c hi n thi t k g m các b c

a Biên d ch (translate), phân b b n thi t k vào chip (map)

b Biên d ch (translate), phân b b n thi t k vào chip (map), đ nh v và đ nh tuy n k t n i (place and route)

c Phân b b n thi t k vào chip (map), đ nh v và đ nh tuy n k t n i (place and route)

d Biên d ch (translate), đ nh v và đ nh tuy n k t n i (place and route)

24/ th c hi n mô ph ng ho t đ ng c a thi t k CPLD/FPGA,

ng i ta có tính đ n các tham s : th i gian tr , th i gian truy nh p… ?

26/ Trong l u đ thi t k CPLD/FPGA,

mu n n p file c u hình cho CPLD/FPGA thì ph i n p b c nào?

a C u hình

b Ki m tra, mô ph ng thi t k

c Th c hi n thi t k

d T ng h p thi t k

27/ Trong l u đ thi t k FPGA, b c “ C u hình”: file “bitstream” (dòng bit)

đ c n p vào đâu đ FPGA gi l i đ c c u hình đã n p khi m t ngu n nuôi?