Bài giảnh kỹ thuật số (p2)

- Các bước chuyển lưu đồ thuật toán sang đồ hình trạng thái của otomat Mealy.1 Đầu ra của khối Start và đầu vào của khối Stop được biểu diễn bằng một trạng thái a1 nếu khi kết thúc otoma

2.1 OTOMAT HỮU HẠN.

Khái niệm otomat hữu hạn.

Các mạch logic được chia thành hai loại chính là các mạch tổ hợp và các mạch dãy.

- Các mạch tổ hợp là các mạch logic không có các phần tử nhớ, còn gọi là các otomat không có nhớ

- Các mạch dãy (hay tuần tự, kế tiếp ) là sự kết hợp của các mạch logic và các mạch nhớ, còn gọi là otomat có nhớ, gọi tắt là otomat

Mô hình trừu tượng của otomat.

Mô hình Otomat là một bộ biến đổi số có tập các tín hiệu vào Z={z1,z2, zi, zF}, tập các tín hiệu ra W={w1,w2, wj, wG}, tập các trạng thái trong

A={a1,a2, ak, aH}, hai hàm đặc trưng là hàm chuyển đổi trạng thái δ và hàm đầu ra λ

A={a1, aH}

w(t)=λ(a(t),z(t))a(t+1)=δ(a(t),z(t))

- Otomat hữu hạn là otomat có các tập hợp A, Z, W hữu hạn.

- Otomat xác định hoàn toàn là otomat mà ứng với mỗi cặp (zi, ak) Є ZxA

các hàm đặc trưng δ và λ là xác định

- Otomat xác định không hoàn toàn là otomat chỉ xác định với một số cặp

(zi, ak) Є ZxA và không xác định với một số cặp (zm, an) Є ZxA khác

Các dạng otomat và cách biểu diễn.

Bốn cách biểu diễn các otomat:

- Biểu diễn bằng phương trình

Otomat Mealy: w(t)=λ(a(t),z(t))

+ Ô nào mà trạng thái chuyển đến và t/h ra không xác định thì để trống.

+ Có thể tách thành hai bảng riêng: bảng chuyển đổi trạng thái và bảng đầu ra

a1 w3 a4 w2

a3 w1 a2 w1

z3

a1 w1 a4 w3

a1 w2 a4 w2

z2

a3 w1 a3 w2

a1 w1 a1 w1

z1

a4 a3

a2 a1

z(t) a(t)

Otomat Moore: A={a1,a2,a3,a4}, Z={z1,z2,z3}

W={w1,w2,w3,w4}

a2 a2

a1 a4

z3

a3 a3

a2 a3

z2

a3 a4

a4 a2

z1

a4 a3

a2 a1

z(t) a(t)

w1 w2

w4 w3

- Biểu diễn bằng đồ hình.

Otomat Mealy:

Mỗi đỉnh là 1 trạng thái

trong

Mỗi cung có chiều thể hiện

sự chuyển đổi trạng thái

Trên cung ghi t/h vào; t/h ra

a3 a4

z1;w1

z2;w2 z3;w3

z3;w1 (z1;w1)+(z2;w2)

z3;w1 z2;w1

z2;w3 z3;w2 z1;w1

z1;w2

Otomat Moore:

Mỗi đỉnh là 1 trạng thái trong,

bên cạnh ghi t/h ra

Mỗi cung có chiều thể hiện sự

chuyển đổi trạng thái Trên cung

ghi t/h vào

a3 a4

z3

z1 z3

z3 z1

z1 z3

- Biểu diễn bằng lưu đồ thuật toán

Các phần tử của lưu đồ thuật toán gồm:

- Các bước chuyển lưu đồ thuật toán sang đồ hình trạng thái của otomat Mealy.

1) Đầu ra của khối Start và đầu vào của khối Stop được biểu diễn bằng một trạng thái (a1) nếu khi kết thúc otomat quay về trạng thái ban đầu; nếu không thì đầu vào khối Stop được biểu diễn bằng một trạng thái khác (an).

2) Từ trên xuống, đầu ra của từng khối thực hiện được gán cho một trạng thái (ai).

3) Dựng đồ hình trạng thái otomat Mealy với:

+ Các nút là các trạng thái được gán ở trên;

+ Các cung là chuyển biến giữa 2 nút với tổ hợp các biến đầu vào là các điều kiện quyết định nằm giữa 2 nút; còn các đầu ra cho trong khối thực hiện.

- VD: chuyển lưu đồ thuật toán sau sang đồ hình

trạng thái otomat Mealy:

y2

y3

y3 x1

a1

a1

a2 a3

1x / y

x

3 4

3 ) /

( x + x y

3 1

1 x / y

x +

2 2

- Các bước chuyển lưu đồ thuật toán sang đồ hình trạng thái của otomat Moore.

1) Khối Start và khối Stop được biểu diễn bằng một trạng thái (a1) nếu khi kết thúc otomat quay về trạng thái ban đầu; nếu không thì khối Stop được biểu diễn bằng một trạng thái khác (an).

2) Từ trên xuống, mỗi khối thực hiện được gán một trạng thái (ai).

3) Dựng đồ hình trạng thái otomat Moore với:

+ Các nút là các trạng thái được gán ở trên; các đầu ra cho trong khối thực hiện được viết ngay tại nút.

+ Các cung là chuyển biến giữa 2 nút với tổ hợp các biến đầu vào là các điều kiện quyết định nằm giữa 2 nút.

- VD: chuyển lưu đồ thuật toán sau sang đồ hình

trạng thái otomat Moore:

y2

y3

y3 x1

1

x

4

3x x

2

1x x

1

x

Tối thiểu hóa trạng thái otomat

Hai trạng thái tương đương là hai trạng thái mà nếu lấy chúng làm trạng thái hiện

tại thì với mọi t/h vào có thể có, tín hiệu ra giống nhau và trạng thái tiếp theo giống nhau, hoặc chuyển đổi cho nhau, hoặc không thay đổi, hoặc đã là tương đương nhau

Phương pháp PP Caldwell

- Hai cột trong bảng chuyển đổi trạng thái và đầu ra sẽ được kết hợp với nhau và được biểu diễn bằng một cột chung nếu các trạng thái hiện tại của chúng là đương nhau

a1/ 0 a1/ 1

a1/ 0 a1/ 1

a6/ 0 a4/ 0

a2/ 0 x=1

a1/ 0 a1/ 1

a1/ 0 a1/ 1

a7/ 0 a5/ 0

a3/ 0 x=0

a7 a6

a5 a4

a3 a2

a1 A

x=1 x=0 A

a1/ 0 a1/ 1

a46/ 0 a46/ 0

a2/ 0

a1/ 0 a1/ 1

a57/ 0 a57/ 0

a3/ 0

a57 a46

a3 a2

a1

x=1 x=0 A

a23/ 0 a23/ 0 a1

a46/ 0 a57/ 0 a23

a1/ 1 a1/ 1 a46

a1/ 0 a1/ 0 a57

Chuyển đổi giữa hai mô hình otomat

Chuyển từ mô hình otomat Mealy sang otomat Moore.

B1: Trong bảng chuyển đổi trạng thái và đầu ra, mỗi cặp a/w được thay bằng một trạng thái q tương ứng của mô hình Moore

B2: Lập bảng chuyển đổi trạng thái và đầu ra cho mô hình Moore căn cứ sự chuyển biến trạng thái và t/h ra trong bảng của mô hình Mealy

VD: Chuyển mô hình Mealy sau sang mô hình Moore:

1; 0 0; 0

a3

0; 1 1; 0

1; 0

0; 0

a1/ 0 a3/ 0

a1/ 0 1

a2/ 1 a2/ 0

a2/ 0 0

a3 a2

a1

x a

B1:

0 q4

a3/ 0

1 q3

a2/ 1

0 q2

a2/ 0

0 q1

a1/ 0

t.h ra Tr.thái

Tr.thái/t.h ra

Moore Mealy

q1 q4

q4 q1

1

q3 q2

q2 q2

0

q4 q3

q2 q1

x q

0 1

0 0

t.h ra:

a3/ 0 a2/ 1

a2/ 0 a1/ 0

Mealy:

q3 q4

1

1

Chuyển từ mô hình otomat Moore sang otomat Mealy.

Ghi thêm vào mỗi ô trong bảng chuyển đổi trạng thái của otomat Moore t/h ra, rồi tiến hành tối thiểu hóa các trạng thái

Xét VD trên, từ bảng chuyển đổi tr.thái của otomat Moore:

q1/ 0 q4/ 0

q4/ 0 q1/ 0

1

q3/ 1 q2/ 0

q2/ 0 q2/ 0

0

q4 q3

q2 q1

x q

0 1

0 0

t.h ra:

Tối thiểu hóa bằng PP Caldwell

q1/ 0 q4/ 0

q1/ 0 1

q23/ 1 q23/ 0

q23/ 0 0

q4 q23

q1

x q

2.2 KHÁI NIỆM MẠCH DÃY

MÔ TẢ MẠCH DÃY (Sequential Circuits)

• Mô hình toán học là các otomat hữu hạn Mealy và Moore.

• Cách biểu diễn: phương trình đặc trưng; bảng chuyển đổi trạng thái và đầu

ra; đồ hình trạng thái; lưu đồ thuật toán

• Phân loại: đồng bộ và không đồng bộ.

.

.

Y1 Y2 Yn

.

X1

X2

Xk

JK-FF JK-FF J

K

T-FF T

J

K

R S

S Q R S

Q R

S Q R

Q ' = + = + + =

• Giản đồ thời gian (mạch dùng NOR)

J Q Q K

Q

J Q K Q J

Q K

Q Q

.)

(

.'

= +

=

=

= +

J Q QK

Q J

Q

QK J

Q QK

J Q

Q

.

.) (

.

'

= +

=

=

= +

• Giản đồ thời gian JK-FF không đồng bộ:

• JK-FF đồng bộ

Ck

"Race around"

J K

• Giản đồ thời gian JK-FF đồng bộ:

Ck

• JK-FF master-slave không đồng bộ:

J K

• Giản đồ thời gian JK-FF master-slave không đồng bộ:

Q Q T

Q

T Q T Q T

Q T

Q Q

.)

(

.'

= +

=

=

= +

=

QT Q

T Q QT

Q T

Q

QT T

Q QT

T Q

Q

.

.) (

.

'

= +

=

=

= +

Q

Q

• T-FF master-slave không đồng bộ:

• Giản đồ thời gian T-FF master-slave không đồng bộ:

JK-FF Master-Slave

• D-FF master-slave:

S1 C1 R1 D

C

Q S2

C2 R2

Q2 Q1

• Giản đồ thời gian:

Chuyển đổi giữa các loại FF.

• Phương pháp chuyển đổi FF từ loại i sang loại j

• Bảng các đầu vào kích của các loại FF

• Chuyển đổi RS-FF sang JK-FF.

• Chuyển đổi RS-FF sang D-FF.

• Chuyển đổi RS-FF sang T-FF.

• Chuyển đổi JK-FF sang D-FF và T-FF.

2.4 THIẾT KẾ MẠCH DÃY.

2.4.1 Thiết kế mạch dãy từ đồ hình trạng thái.

Các bước:

- Mã hoá nhị phân đồ hình trạng thái otomat

+ Mã hoá các t/h vào bằng các biến nhị phân;

+ Mã hoá các t/h ra, các trạng thái trong bằng các hàm nhị phân

- Xác định các hàm nhị phân đầu ra và tối thiểu hoá

- Xác định các hàm kích cho các FF và tối thiểu hoá

- Vẽ sơ đồ mạch

• Thiết kế mạch dãy từ đồ hình trạng thái, dùng T-FF :

1 x / y y x

2

1Q Q

2 1 2

1 x / y y

x x1x2 / y y1 2

2 1 2

1 x / y y x

2 1 2

1x / y y x

2 1 2 1 2

1 2

1x / y y x x / y y

- Xác định các hàm ra, tối thiểu hóa

- Xác định các hàm kích Ti , tối thiểu hóa

+ Các đỉnh 0 là các cung tại đó Qi không đổi trạng thái;

+ Các đỉnh 1 là các cung tại đó Qi đổi trạng thái;

1

1 Q x x

• Thiết kế mạch dãy dùng D-FF.

- Xác định các hàm kích Di , tối thiểu hóa

+ Các đỉnh 0 là các cung tại đó Q'i = 0;

+ Các đỉnh 1 là các cung tại đó Q'i = 1;

1 Q x x

• Thiết kế mạch dãy dùng JK-FF.

- Xác định các hàm kích Ji , tối thiểu hóa

+ Các đỉnh 0 là các cung tại đó Qi = Q'i = 0; + Các đỉnh 1 là các cung tại đó Qi = 0, Q'i = 1; + Còn lại là các đỉnh không xác định

- Xác định các hàm kích Ki , tối thiểu hóa.

+ Các đỉnh 0 là các cung tại đó Qi = Q'i = 1; + Các đỉnh 1 là các cung tại đó Qi = 1, Q'i = 0; + Còn lại là các đỉnh không xác định

1 x x

• Thiết kế mạch dãy dùng RS-FF.

- Xác định các hàm kích Si , tối thiểu hóa

+ Các đỉnh 0 là các cung tại đó Q'i = 0;

+ Các đỉnh 1 là các cung tại đó Qi = 0, Q'i = 1; + Còn lại là các đỉnh không xác định

- Xác định các hàm kích Ri , tối thiểu hóa.

+ Các đỉnh 0 là các cung tại đó Q'i = 1;

+ Các đỉnh 1 là các cung tại đó Qi = 1, Q'i = 0; + Còn lại là các đỉnh không xác định

1 x x Q

2 1

1 2

2 1 1 2

2 2

) ( x x Q Q

Q Q x Q

2.4.2 Thiết kế mạch dãy từ bảng trạng thái và đầu ra.

Các bước:

- Mã hoá nhị phân bảng chuyển trạng thái và bảng đầu ra

+ Mã hoá các t/h vào bằng các biến nhị phân;

+ Mã hoá các t/h ra, các trạng thái trong bằng các hàm nhị phân

- Xác định các hàm đầu ra và tối thiểu hoá

- Xác định các hàm kích các FF và tối thiểu hoá

- Vẽ sơ đồ mạch

• Thiết kế mạch dãy từ bảng chuyển trạng thái và đầu ra, dùng T-FF :

- Xác định các hàm ra, tối thiểu hóa

+ Các đỉnh 0, các đỉnh 1 được xác định từ bẳng các đầu ra đã mã hóa bằng các hàm ra nhị phân;

- Xác định các hàm kích Ti , tối thiểu hóa

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển đổi trạng thái Qi không đổi trạng thái; + Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển đổi trạng thái Qi đổi trạng thái;

+ Còn lại là các đỉnh không xác định.

1 1

x x

10

x x

x x

11

1 x

1 x

01

0 0

1 x

00

10 11

01 00

x1x2

Q1Q2 T1

1 0

x x

10

x x

x x

11

1 x

1 x

01

1 1

0 x

00

10 11

01 00

x1x2

Q1Q2 T2

2 1

1

1 Q x x

• Thiết kế mạch dãy từ bảng chuyển trạng thái và đầu ra, dùng D-FF.

- Xác định các hàm kích Di , tối thiểu hóa

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 0; + Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 1; + Còn lại là các đỉnh không xác định

0 0

x x

10

x x

x x

11

0 x

1 x

01

1 1

1 x

00

10 11

01 00

x1x2

Q1Q2 D1

1 1

x x

10

x x

x x

11

1 x

0 x

01

1 0

1 x

00

10 11

01 00

x1x2

Q1Q2 D2

D = + D2 = Q2 + x1 + x2.Q1

• Thiết kế mạch dãy từ bảng chuyển trạng thái và đầu ra, dùng JK-FF.

- Xác định các hàm kích Ji , tối thiểu hóa

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 0 khi

Qi = 0;

+ Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 1 khi

Qi = 0;

+ Còn lại là các đỉnh không xác định

1 x

x x

10

x x

x x

11

1 x

x x

01

1 x

x x

00

10 11

01 00

x1x2

x x

x x

10

x x

x x

11

x x

1 x

01

x x

1 x

00

10 11

01 00

- Xác định các hàm kích Ki , tối thiểu hóa.

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 1 khi

Qi = 1;

+ Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 0 khi

Qi = 1;

+ Còn lại là các đỉnh không xác định

1 x x

• Thiết kế mạch dãy dùng RS-FF.

- Xác định các hàm kích Si , tối thiểu hóa

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 0; + Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 1 khi

Qi = 0;

+ Còn lại là các đỉnh không xác định

- Xác định các hàm kích Ri , tối thiểu hóa.

+ Các đỉnh 0 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 1; + Các đỉnh 1 là đỉnh mà trong ô tương ứng của bảng chuyển trạng thái Q'i = 0 khi

Qi = 1;

+ Còn lại là các đỉnh không xác định

1 x x Q

R = + R2 = x2Q2 + x1Q1Q2 = ( x2 + x1Q1) Q2

2.5 PHÂN TÍCH MẠCH DÃY.

Các bước:

1- Từ sơ đồ mạch, xác định chức năng từng phần tử cơ bản, mối liên hệ giữa các phần tử đó 2- Xác định các đầu vào, các đầu ra, số trạng thái trong của mạch.

3- Xác định các phương trình hàm ra, các hàm kích cho các FF.

4- Từ phương trình đặc trưng của FF, xác định các phương trình chuyển trạng thái của từng FF 5- Lập bảng chuyển trạng thái và đầu ra otomat.

6- Dựng đồ hình trạng thái, xác định chức năng của mạch.

Q' = +

J Q K

Q

T Q T

Q

D

Q' =

1- Mạch có 2 JK-FF làm các phần tử nhớ trạng thái; 2 phần tử NAND và 1 phần tử NOT tạo hàm đầu ra y và hàm kích K2 ; là mạch dãy đồng bộ với xung đồng bộ Ck; là otomat Moore vì đầu ra chỉ phụ thuộc trạng thái trong

2- Đầu vào: biến x và xung nhịp Ck.

Đầu ra: hàm logic y

Các trạng thái trong: khả năng 4, do có 2 FF

4- Xác định các phương trình chuyển trạng thái của từng FF.

Từ phương trình đặc trưng của JK-FF:

Suy ra các phương trình chuyển trạng thái:

Q K Q

J

1 2 1

1 2 1

1 1

1 2

2 1

2 1

2 1

2 2 2

2

' 2

)

(

.

.

Q x Q

Q xQ

Q Q

Q Q x Q

Q Q

K Q

J

Q

+

= +

=

+

= +

=

5- Lập bảng chuyển trạng thái và đầu ra.

Chức năng: Cứ sau 3 nhịp xung Ck, mạch lại trở về trạng thái a1 Tại nhịp thứ 2, nếu

x=1, mạch chuyển sang trạng thái a3 và đầu ra xuất hiện t/h y=Q1Q2=1 mở cho xung

Ck qua, báo hiệu có 1 trong các tổ hợp bit: 010, 011, 110, 111

Ck x

2.6 THIẾT KẾ MẠCH DÃY ĐỒNG BỘ.

Mạch dãy đồng bộ là một mạch số bao gồm các mạch logic tổ hợp và các phần tử nhớ (FF), hoạt

động được điểu khiển bởi dãy xung đồng bộ Ck

Các bước thiết kế mạch dãy đồng bộ.

1- Xác định chức năng của mạch.

2- Xác định các đầu vào, các đầu ra.

3- Dựng đồ hình trạng thái, lập bảng chuyển trạng thái và đầu ra.

4- Tối thiểu hóa trạng thái.

5- Mã hóa nhị phân trạng thái (các đầu vào, ra nếu cần).

6- Xác định hệ các phương trình hàm ra, hàm kích các FF Tối thiểu hóa.

7- Vẽ sơ đồ mạch điện.

VD: Thiết kế mạch dãy đồng bộ kiểm tra tín hiệu vào x là một chuỗi 3 bit Nếu chuỗi vào có bit thứ

hai là 1 (một trong các chuỗi: 010, 011, 110, 111) thì mạch cho ra y=1 Các trường hợp khác thì y=0.

1- Chức năng của mạch: như đầu bài.

2- Đầu vào: biến logic x và xung đồng bộ Ck.

Đầu ra: y (ghép với Ck).

3- Đồ hình trạng thái có thể: mạch có trạng thái ban đầu a1 Sau xung Ck đầu tiên, tùy x=1 hay x=0

mà mạch chuyển sang a2 hoặc a3 Sau xung Ck thứ hai, tùy x=1 hay x=0 mà mạch chuyển sang a4, a6, hoặc a5, a7 Nếu trạng thái là a4 hoặc a6 thì y=1 Nếu không, y=0 Sau xung Ck thứ ba, mạch về trạng thái a1.

Ck

Bảng chuyển trạng thái và đầu ra:

1.Ck

x.Ck

1.Ck 1.Ck

Ck x

5- Mã hóa nhị phân trạng thái.

6- Xây dựng hệ phương trình của mạch

Ck x

y Q

Q1. 2 /

y Q

Q1. 2 /

Y Q

Q1. 2 /

y Q

Q1 2 /

y Q

Q1. 2 /

y Q

Q1. 2 /

Y Q

Q1 2 /

y Q

Y =

x Q

x Q

K2 = 1 + = 1.

Ck x

y Q

Q1. 2 /

y Q

Q1. 2 /

Y Q

Q1 2 /

y Q

Q1 2 /

2.7 THIẾT KẾ MẠCH DÃY

KHÔNG ĐỒNG BỘ.

Mạch dãy không đồng bộ là một mạch số bao gồm các mạch logic tổ hợp và các

phần tử nhớ (FF), hoạt động không có xung đồng bộ Ck

Mạch dãy không đồng bộ được thiết kế cho hệ thống được điều khiển bởi những sự kiện có tính ngẫu nhiên như hệ thống báo cháy, hệ thống đếm số khách vào thăm quan

Các bước thiết kế mạch dãy không đồng bộ.

7 bước như đối với mạch dãy đồng bộ.

VD: Thiết kế mạch dãy không đồng bộ đếm số người vào thăm viện bảo tàng Có 2

chùm sáng x1, x2 bố trí cách nhau 15cm Khi có người vào, trước tiên x1 bị chắn (x1=1), tiếp theo cả x1 và x2 bị chắn thì cho ra t/h y=1 đưa tới mạch đếm, sau đó chỉ x2 bị chắn, rồi cả x1 và x2 đều không bị chắn Người đi ra sẽ không được đếm.

Các bước thực hiện:

1- Chức năng của mạch: như đầu bài

2- Đầu vào: 2 biến logic x1, x2

Đầu ra: y

3- Đồ hình trạng thái có thể, bảng chuyển trạng thái và đầu ra:

1x x

2

1 x x

2

1x x

2

1x x

x1x2 a0 a1 a2 a3 a4

- Các ô đánh dấu x là không xác định do tổ hợp biến vào tương ứng không thể xảy

ra, tại đây có thể ghi trạng thái chuyển đến và tín hiệu ra tùy ý sao cho có thể tối thiểu hóa trạng thái tôt nhất.

- Mỗi trạng thái đều có một trạng thái chuyển đến là chính nó, đó là các trạng thái

ổn định.