BÀI TẬP VỀ MẠCH NẠP VÀ ỔN ÁP

BÀI TẬP CHƯƠNG 1: MẠCH LỌC VÀ ỔN ÁP 1.1 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 300Hz, C = 0,1µF Avo = 10 trường hợp: a) Tín hiệu đưa tới cửa dương OP_AMP b) Tụ C nằm mạch hồi tiếp 1.2 Thiết kế lọc thông cao bậc có tần số cắt ft = 5KHz, C = 0,1nF Avo = 10 1.3 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 1KHz, C = 0,1µF Avo = Avo = trường hợp: a) Bộ LPF có hồi tiếp dương b) Bộ LPF có hồi tiếp âm nhiều vòng 1.4 Thiết kế lọc thông cao bậc có tần số cắt ft = 1KHz, C1 = C2 = 0,1µF trường hợp: a) Bộ lọc thông cao có Avo = b) Bộ lọc thông cao có R1 = R2 1.5 Thiết kế lọc thông dải (BPF) bậc có tần số cộng hưởng fo = 10KHz, dải thông D = 2KHz, C1 = C2 = 0,1µF, Avo = 10 1.6 Thiết kế lọc thông dải (BPF) bậc có tần số cộng hưởng fo = 5KHz, hệ số phẩm chất Q = 50, C1 = C2 = 0,1µF, Avo = 20 1.7 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 1KHz, tất C = 0,16µF Avo = 1.8 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 1KHz, tất C = 0,16µF 1.9 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 2KHz, tất R = 2KΩ 1.10 Thiết kế lọc thông thấp (LPF) bậc có tần số cắt fc = 2KHz, tất C = 0,32µF Avo = 1.11 Thiết kế lọc thông dải (BPF) bậc có dải tần số f = ữ 3KHz, Ao(dB) = 10dB, C = 0,1àF, theo hình vẽ C2 H(dB) R2 V1(S) C1 R1 + V2(S) 1000 3000 f 1.12 Thiết kế lọc thông dải (BPF) bậc có dải tần số f = ữ 5KHz, taỏt caỷ C = 0,1àF dùng LPF HPF 1.13 Thiết kế ổn áp hình vẽ (có mạch chỉnh lưu cầu đằng trước) với giả thiết: điện áp vào Vi = 110 ÷ 220 VAC; điện áp Vo = ÷ 20 VDC; dòng tải IL = 2A, hệ số lọc koån = 5% Z2 T1 R3 I B1 R1 T3 V1 RL I C3 R4 V2 T2 R2 Z1 1.14 Thiết kế ổn áp hình vẽ (có mạch chỉnh lưu cầu đằng trước) với giả thiết: điện áp vào Vi = 110 ÷ 220 VAC; điện áp Vo = ÷ 20 VDC; dòng tải IL = 3A, hệ số lọc kổn = 2% BÀI TẬP CHƯƠNG 2: KHUẾCH ĐẠI CÔNG SUẤT CAO TẦN 2.1 Thiết kế KĐCSCT mắc EC hình vẽ có công suất PL = 100mW, tần số làm việc fo = 10MHz, hệ số phẩm chất riêng khung cộng hưởng Qo = 50, dùng Transistor có tham số fT = 350MHz, hfe = 100, Cb’c = 1pF; Cb’e = 100pF; Pcmax = 2W; VCEmax = 40V; max iC = 1A hai trường hợp θ = 90o θ = 60o So sánh kết hai trường hợp 2.2 Thiết kế KĐCSCT mắc EC có giả thiết 2.1, khác có fT = 3500MHz 2.3 Thiết kế KĐCSCT mắc BC có giả thiết 2.1, khác tần số cộng hưởng fo = 100MHz 2.4 Thiết kế nhân có giả thiết 2.1 2.5 Thiết kế nhân có giả thiết 2.2 2.6 Thiết kế nhân có giả thiết 2.1 2.7 Thiết kế nhân có giả thiết 2.2 2.8 Thiết kế KĐCSCT có giả thiết 2.1 có hệ số mạch ghép đầu vào n a= = n2 C1 L1 n1 L2 n 2.9 Thiết kế nhân có giả thiết 2.1 có hệ số mạch ghép đầu vào n a= = n2 2.10 Thiết kế nhân có giả thiết 2.1 có hệ số mạch ghép đầu vào n a= = n2 BÀI TẬP CHƯƠNG 3: MẠCH TẠO DAO ĐỘNG 3.1 Thiết kế dao động Colpits, cộng hưởng tần số fo = 10 MHz; hệ số phẩm chất riêng khung cộng hưởng Qo = 100; L = 1µH; dùng Transistor có tham số fT = 3500MHz, hfe = 100, Cb’c = 1pF; Cb’e = 100pF; CCE = 5pF 3.2 Thiết kế dao động Colpits có giả thiết 3.1 khác fT = 350MHz, r’be = 500Ω 3.3 Thiết kế dao động Clapp có giả thiết 3.2 3.4 Thiết kế dao động Clapp có giả thiết 3.2 khác cộng hưởng tần số fo = 100MHz 3.5 Thiết kế dao động Thạch anh có giả thiết 3.2 không cho biết L thông số thạch anh Cq = 0,1pF, Cp = 10pF 3.6 Thiết kế dao động Thạch anh có giả thiết 3.1 không cho biết L thông số thạch anh Cq = 0,1pF, Cp = 10pF 3.7 Thiết kế dao động cầu Wien có tần số dao động fo = KHz R = 1KΩ 3.8 Thiết kế dao động cầu T có tần số dao động fo = KHz R = 1KΩ 3.9 Thiết kế dao động dời pha RC có tần số dao động fo = KHz R = 1KΩ 3.10 Thiết kế dao động LC dùng OP-AMP có tần số dao động fo = 100 KHz; Qo = 50 Rtđo = 5KΩ hai trường hợp: a) L, C mắc nối tiếp b) L, C mắc song song BÀI TẬP CHƯƠNG 4: ĐIỀU CHẾ TƯƠNG TỰ 4.1 Cho tín hiệu điều biên với hệ số điều chế m = 0,5; tần số điều chế ω = 10 KHz; tải tin có biên độ 15V tần số fo = 10 MHz, RL = 1KΩ a) Viết phương trình biểu diễn tín hiệu điều biên b) Tính phổ tín hiệu điều biên c) Tính Ptt, Pbt, η 4.2 Cho tín hiệu tải tin Vtt = 5cos106t tín hiệu điều chế VΩ = 3cos104t Viết biểu thức dòng điện tổng điều chế cân (iΣ) có mạch lọc đầu hai trường hợp: a) Đổi dấu VΩ b) Đổi dấu Vtt VΩ 4.3 Viết biểu thức dòng điện tổng điều chế cân mạch lọc đầu với giả thiết 4.2 4.4 Thiết kế điều biên Collector có công suất PL = 100mW; tần số tải tin fo = 1MHz; tần số điều chế Ω = 10KHz; Qo = 50, hệ số điều chế m = 0,5; với Transistor cho 2.1 θ = 90o 4.5 Thiết kế điều biên Collector có tín hiệu tải tin Vtt = 10 cos 6,28.106t tín hiệu điều chế VΩ = cos 3,14.104t; RL = 1KΩ 4.6 Thiết kế điều tần dùng Varicap đơn có tần số tải tin fo = 100MHz; dải tần số điều chế ∆f = ± 75 KHz; Qo = 50, L = 0,1 µH; với Transistor cho 2.1 4.7 Thiết kế điều tần dùng Varicap đẩy kéo có giả thiết 4.6 4.8 Thiết kế điều pha dùng Varicap có tần số tải tin fo = 30 MHz; dải tần số điều chế ∆f = ± 10 KHz; Qo = 50, L = 0,1 µH; với Transistor cho 2.1 4.9 Cho tín hiệu tải tin Vtt = 10 cos 6,28.106t tín hiệu điều chế VΩ = cos 6,28.104t Vẽ sơ đồ khối biểu thức tín hiệu đơn biên đầu VSSB trường hợp: a) Dùng phương pháp quay pha b) Dùng phương pháp chuyển phổ quay pha kết hợp Biết ωo = 3,14.103 rad/s