De thi OS abc dfg sghj dghj

Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 1 L i g i h th ng Các ph ng pháp truy n tham s gi a ti n trình H u hành Phân bi t đ a ch lôgic đ a ch v t lý Các c ch liên k t đ a ch có đ a ch lơgic đ a ch v t lý gi ng nhau; c ch có đ a ch lơgic đ a ch v t lý khác Gi i thích T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 0.0 0.5 P2 0.5 1.5 P3 1.0 2.0 P4 1.5 5.0 P5 2.0 10 Tính th i gian hồn thành trung bình cho ti n trình s d ng gi i thu t u ph i:  SJF (Shortest Job First) đ c quy n  SJF (Shortest Job First) không đ c quy n Trong s đ phân ph i tài nguyên d i đây, cho bi t h th ng có deadlock khơng Gi i thích R2 a) P2 R3 P1 R1 P3 P5 R5 R4 P4 R6 b) R1 P2 P3 P1 R2 P4 Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, Gi s t i th i m ban đ u trang 1, 2, 3, có m t b nh theo th t Trong tr ng h p h th ng có frames, v l c đ phân ph i frames tính s l i trang(Page Fault) theo gi i thu t: LRU(Least Recently Used) Cho ti n trình P1, P2, P3 th c hi n công vi c sau: Ti n trình P1 P2 P3 Cơng vi c X2 = X1 + X2 X1 = X1 / X2 X3 = X2 + X1 X1 = X1 * X X2 = X – X1 Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 DIV Reg1, Reg2 ADD Reg2, Reg1 SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2 LOAD Reg, X LOAD Reg, X MUL Reg1, Reg SUB Reg, Reg1 SAVE X1, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = 10 ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành bi t h th ng s d ng l p l ch FCFS(First Come First Server) Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 1 Phân bi t ch ng trình ti n Mơ t b c chuy n tr ng thái c a ti n trình Trong ch đ u ph i đ n m c v i h th ng đ n CPU, t i m t th i m có hang đ i waiting, ready, running; m i quan h gi a tài nguyên hàng đ i waiting Trong đo n g ng có th có nhi u ti n trình khơng Cho ví d T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 0.0 10 P2 0.5 P3 1.0 P4 1.5 P5 2.0 Tính th i gian hồn thành trung bình cho ti n trình s d ng gi i thu t u ph i: FCFS (First Come First Server) SJF (Shortest Job First) đ c quy n SJF (Shortest Job First) không đ c quy n Cho s đ phân ph i tài nguyên sau: R2 P2 R3 P1 R1 P3 P5 R5 P4 R6 R4 Cho bi t h th ng có deadlock khơng Gi i thích Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, Gi s t i th i m ban đ u trang 1, 2, 3, có m t b nh V l c đ phân ph i frames tính s l i trang(page fault) tr ng h p h th ng có frames theo gi i thu t: FIFO, LRU Cho ti n trình P1, P2, P3 th c hi n cơng vi c sau: Ti n trình P1 P2 P3 Công vi c X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1 X1 = X1 * X X2 = X – X1 Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1 SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2 LOAD Reg, X LOAD Reg, X MUL Reg1, Reg SUB Reg, Reg1 SAVE X1, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = 10 ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành bi t h th ng s d ng l p l ch RR(Robin Round) v i th i gian l ng t b ng th i gian th c hi n l nh assembly Trong ch đ phân trang, tính s bit đ a ch dùng cho b nh o 128 trang(page), kích th c m i trang 1024 bytes Tính s bit đ a ch dùng cho khơng gian nh th c kích th c 16 trang nh v t lý(frame) Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s Phân bi t lu ng m c nhân lu ng m c ng i dùng Mô t hi n t ng phân mành phân mành ngồi Có hi n t ng phân mành trong: c ch đa ch ng trình v i phân vùng bi n đ i Gi i thích Khi m t ti n trình đo n g ng, có th tr ng thái: running, ready khơng Gi i thích T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n u tiên Th i gian s d ng CPU P1 0.0 20 P2 2.0 P3 1.0 P4 3.0 P5 5.0 Tính th i gian hồn thành trung bình th i gian đ i trung bình cho ti n trình s d ng gi i thu t u ph i: a FCFS (First Come First Server) b i u ph i theo đ u tiên(đ u tiên nh h n đ c ch n th c hi n tr c) Cho h th ng có tài nguyên ki u chia cho ti n trình M i ti n trình yêu c u t i đa tài nguyên Ch ng minh h th ng khơng có deadlock Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, Gi s t i th i m ban đ u trang 1, 2, 3, 4, 5, có m t b nh V l c đ phân ph i frames tính s l i trang(page fault) tr ng h p h th ng có frames theo gi i thu t: FIFO, LRU Cho ti n trình P1, P2, P3 th c hi n công vi c b ng sau: Ti n trình P1 P2 P3 Cơng vi c X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1 X1 = X1 * X X2 = X – X1 Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1 SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2 LOAD Reg, X LOAD Reg, X MUL Reg1, Reg SUB Reg, Reg1 SAVE X1, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = 10 ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành bi t h th ng s d ng l p l ch RR(Robin Round) v i th i gian l ng t b ng th i gian th c hi n l nh assembly Trong ch đ phân trang m c( đ a ch lôgic d ng ), h th ng s d ng 10bit cho P1, 10bit cho P2, 12bit đ đ nh v m t ô nh trang Tính kích th c b nh v t lý kích th c trang nh v t lý Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 1>Phân bi t mơ hình phân ph i nh liên t c phân ph i nh gián đo n Ch s phân mành phân mành ngồi mơ hình phân ph i MFT, MVT, phân đo n, phân trang 2>Phân ph i frames Phân bi t phân ph i cơng b ng, phân ph i theo kích th c, phân ph i có u tiên C ch phân ph i cho phép thay th toàn c c, c ch cho phép thay th c c b Gi i thích 3>T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n u tiên Th i gian s d ng CPU P1 0.0 20 P2 5.0 P3 1.0 30 P4 4.0 P5 2.0 10 Tính th i gian hồn thành trung bình th i gian đ i trung bình cho ti n trình s d ng gi i thu t u ph i:  FCFS (First Come First Server)  i u ph i theo đ u tiên 4>Bài toán Cây c u c : tránh s p đ , ng i ta ch có cho phép t i đa xe l u thông đ ng th i qua m t c u r t c Hãy xây d ng th t c ArriveBridge(int direction) ExitBridge() ki m sốt giao thơng c u cho: T i m i th i m, ch cho phép t i đa xe l u thông c u M i chi c xe đ n đ u c u s g i ArriveBridge(direction) đ ki m tra u ki n lên c u, qua c u đ c s g i ExitBridge() đ báo hi u k t thúc Gi s ho t đ ng c a m i chi c xe đ c mô t b ng m t ti n trình Car() sau đây: Car(int direction) /* direction xác đ nh h ng di chuy n c a m i chi c xe.*/ { RuntoBridge(); // i v phía c u ArriveBridge(direction);// n c u PassBridge(); // i c u Exit Bridge();//R i c u RunfromBridge(); // ã qua c u } Ch đo n g ng ti n trình Gi i thích 5>Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, Gi s t i th i m ban đ u trang 1, có m t b nh theo th t Trong tr ng h p h th ng có frames, v l c đ phân ph i frames theo gi i thu t: FIFO(First In First Out), LRU(Least Recenly Used) 6>Cho ti n trình P1, P2, P3 th c hi n công vi c b ng sau: Ti n trình P1 P2 P3 Cơng vi c X2 = X1 + X2 X1 = X1 / X2 X3 = X2 + X1 X1 = X1 * X X2 = X – X1 Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1 SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2 LOAD Reg, X LOAD Reg, X MUL Reg1, Reg SUB Reg, Reg1 SAVE X1, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = 10 ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành Gi s h th ng s d ng l p l ch: a FCFS b Theo đ u tiên có đ c quy n, đó: P1(đ u tiên = 3, th i m đ n = 0, th i gian th c hi n = 10); P2(đ u tiên = 1, th i m đ n = 9, th i gian th c hi n = 9); P3(đ u tiên = 2, th i m đ n = 5, th i gian th c hi n = 5) thi s Trong gi i thu t RR th i gian đ i c a m t ti n trình ph thu c vào hai y u t c b n M t ti n trình đ an g ng có th nh ng tr ng thái Gi i thích T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 15 P2 10 P3 P4 5 P5 10 Tính th i gian hồn thành trung bình cho ti n trình s d ng gi i thu t u ph i SJF (Shortest Job First) đ c quy n 10 Trong gi i thu t l p l ch Round-Robin v i th i gian l ng t b ng 3, gi s th i m hi n t i ch có m t ti n trình hàng đ i ready có th i gian s d ng CPU 10 Tính th i gian hồn thành c a ti n trình (b qua th i gian chuy n tr ng thái ti n trình) 11 Trong s đ phân ph i tài nguyên d i đây, cho bi t h th ng có deadlock khơng Gi i thích ng n g n R2 P2 R3 P1 R1 P3 R5 P5 P4 R4 R6 12 Trong c ch phân trang đ n gi n, kích th c b nh v t lý 32MB, kích th c trang nh 1MB khơng gian đ a ch logic có 10 trang Tính s bit đ a ch v t lý logic 13 Thao tác nguyên t Test&Set() gi i pháp Peterson có ph i thao tác nguyên t không 14 Cho m t ch ng trình g m mơdun sau: - Mơ-dun ch ng trình A(đòi h i b nh 10KB); m i mơ-dun ctr khác đ u ph thu c vào Mô-đun A s d ng môdun đ c l p B(30KB), C(20KB) - B s d ng mô-dun đ c l p D(20KB), E(10K) - C s d ng mô-dun đ c l p G(10KB), H(10KB) - H s d ng mô-dun đ c l p I(10KB), J(5KB) Cây ch ng trình nh sau: A 10KB B 30KB D 20KB Tính t ng dung l E 10K C 20KB G 10K ng b nh c n thi t đ th c hi n ch H 10KB J 5K I 10KB ng trình áp d ng c ch Overlay 15 Cho ti n trình P1, P2, P3 th c hi n công vi c sau: Ti n trình P1 P2 Cơng vi c X2 = X1 + X2 X1 = X1 * X2 X1 = X1 * X Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 SAVE X2, Reg2 SAVE X1, Reg1 LOAD Reg, X MUL Reg1, Reg SAVE X1, Reg1 P3 X3 = X2 + X1 X2 = X – X1 LOAD Reg1, X1 LOAD Reg2, X2 ADD Reg2, Reg1 SAVE X3, Reg2 LOAD Reg, X SUB Reg, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành bi t h th ng s d ng l p l ch Round Robin v i th i gian l ng t b ng th i gian th c hi n 10 l nh Assembly Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 16 Trong c ch phân đo n b nh có x y phân mành hay khơng Gi i thích 17 “M t ti n trình tr ng thái running ch c ch n đo n g ng” úng hay sai? Gi i thích ng n g n 18 T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 15 P2 10 P3 P4 5 P5 10 N u h u hành s d ng l p l ch Round Robin v i th i gian l ng t b ng sau P2 hồn thành cơng vi c 19 Trong ch đ phân trang m c( đ a ch lôgic d ng ), h th ng s d ng 10bit cho P1, 10bit cho P2, 12bit đ đ nh v m t ô nh trang Tính kích th c b nh v t lý kích th c trang nh v t lý Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10 Gi s t i th i m ban đ u trang 1đang có m t b nh Tính s l i trang (page fault) tr ng h p h th ng có frames theo gi i thu t: FIFO, LRU 20 Trong c ch phân trang đ n gi n, kích th c b nh v t lý 64MB, kích th c trang nh 1MB không gian đ a ch logic có 15 trang Tính s bit đ a ch v t lý logic P5 đ u mu n vào đo n g ng ban đ u lock=false , P1 th c hi n đ u tiên, ki m tra Test&Set r i 21 Gi s có ti n trình P1 vào đo n g ng Gi s P1 đo n g ng, t t c ti n trình l i đ u ki m tra test set Sau P1 th c hi n xong đo n g ng look đ c c p nh t l n có giá tr b ng 22 Cho m t ch ng trình g m mơdun sau: - Mơ-dun ch ng trình A(đòi h i b nh 10KB); m i mô-dun ctr khác đ u ph thu c vào Mơ-đun A s d ng môdun đ c l p B(30KB), C(35KB) - B s d ng mô-dun đ c l p D(20KB), E(10K) - C s d ng mô-dun đ c l p G(10KB), H(10KB) - H s d ng mô-dun đ c l p I(15KB), J(5KB) Cây ch ng trình nh sau: A 10KB B 30KB D 20KB C 35KB E 10K G 10K H 10KB I 15KB Tính t ng dung l ng b nh c n thi t đ th c hi n ch J 5K ng trình áp d ng c ch Overlay 23 Cho ti n trình P1, P2, P3 th c hi n cơng vi c sau: Tính đ a ch v t lý t Segment Base Length 219 600 2300 14 90 100 1327 580 1952 96 ng ng v i đ a ch logic sau: A 0,430 B 3,10 C 2,500 Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 1 Trong m t đo n g ng có th có nhi u ti n trình tr ng thái running hay khơng, gi i thích V i gi i pháp Test&Set c a Peterson, m t ti n trình đo n g ng ti n trình khác có thi t l p l i giá tr c a clock khơng Gi i thích ng n g n T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 10 P2 10 P3 P4 P5 10 Tính th i gian hồn thành trung bình cho ti n trình s d ng gi i thu t u ph i RR v i th i gian l ng t b ng Trong gi i thu t l p l ch Round-Robin v i th i gian l ng t b ng 3, gi s th i m hi n t i có hai ti n trình P1 có th i gian s d ng CPU b ng 10, P2 có th i gian s d ng CPU b ng 15 hàng đ i s n sàng (P1 đ n tr c P2, khơng có ti n trình s d ng CPU) Tính th i gian hồn thành c a ti n trình (b qua th i gian chuy n tr ng thái ti n trình) Phân bi t đ a ch lôgic đ a ch v t lý Các c ch liên k t đ a ch có đ a ch lơgic đ a ch v t lý gi ng nhau; c ch có đ a ch lơgic đ a ch v t lý khác Gi i thích Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, Gi s t i th i m ban đ u trang 1, 2, 3, 4, có m t b nh theo th t Trong tr ng h p h th ng có frames, v l c đ phân ph i frames tính s l i trang(Page Fault) theo gi i thu t LRU(Least Recently Used) Trong c ch phân trang đ n gi n, gi s s bits đ đánh s trang 8, s bits đ đánh đ a ch ô nh trang 10, không gian nh v t lý g m 1024 trang nh v t lý (frame) Tính dung l ng b nh v t lý a ch (100, 200) có ph i đ a ch h p l khơng a ch (512, 100) có h p l khơng a ch (100, 2024) có h p l khơng Cho ti n trình P1, P2, P3 th c hi n cơng vi c sau: Ti n trình P1 P2 Công vi c X2 = X1 + X2 X1 = X1 * X2 X1 = X1 * X Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 SAVE X2, Reg2 SAVE X1, Reg1 LOAD Reg, X MUL Reg1, Reg SAVE X1, Reg1 P3 X3 = X2 + X1 X2 = X – X1 LOAD Reg1, X1 LOAD Reg2, X2 ADD Reg2, Reg1 SAVE X3, Reg2 LOAD Reg, X SUB Reg, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hoàn thành bi t h th ng s d ng l p l ch Round Robin v i th i gian l ng t b ng th i gian th c hi n l nh Assembly Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s T i frame v t lý có kích th c l i l y th a c a Trong ch đ phân trang b nh , cho kích th 1MB, tính s bits dùng đ đánh đ a ch offset (d) d a ch lôgic (p, d) c frame Gi i thích t i phân ph i tài ngun theo chu i an tồn khơng x y deallock? T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 15 P2 10 P3 P4 5 P5 10 Tính th i gian hồn thành trung bình c a ti n trình n u h u hành s d ng l p l ch SJF (Short Job First) không đ c quy n Trong ch đ phân đo n (đ a ch lôgic d ng ), h th ng s d ng 10bits đánh đ a ch đo n, 10bits đánh đ a ch offset Tính kích th c b nh v t lý a ch (100, 2024) có ph i đ a ch h p l khơng a ch (2024, 100) có ph i đ a ch h p l không Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10 Gi s t i th i m ban đ u trang 1, 2, 3, 4, có m t b nh Tính s l i trang (page fault) tr ng h p h th ng có 10 frames theo gi i thu t: FIFO, LRU Trong c ch phân đo n b nh có x y phân mành ngồi hay khơng Gi i thích ng n g n Gi s có 10 ti n trình P1 P10 đ u mu n vào đo n g ng ban đ u lock=true H i có ti n trình (t P1 đ n P10) vào đ c đo n g ng khơng Sau P10 g i Test&Set() lock đ c c p nh t m y l n Cho bi t giá tr lock Trong s đ phân ph i tài nguyên d i đây, cho bi t h th ng có deadlock khơng Gi i thích ng n g n R2 P R3 P R1 P R5 P R4 P Cho b ng phân đo n: R6 Segment Base Length 219 600 2300 14 90 100 1327 580 1952 96 Tính đ a ch v t lý t ng ng v i đ a ch logic sau: A 0,430 B 3,10 C 2,500 D 4, 100 E 6, 10 F 1, 10 Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s 1 Trong m t đo n g ng có th có nhi u ti n trình tr ng thái running hay khơng, gi i thích V i gi i pháp Test&Set c a Peterson, m t ti n trình đo n g ng ti n trình khác có thi t l p l i giá tr c a clock khơng Gi i thích ng n g n T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 10 P2 10 P3 P4 P5 10 Tính th i gian hồn thành trung bình cho ti n trình s d ng gi i thu t u ph i RR v i th i gian l ng t b ng Trong gi i thu t l p l ch Round-Robin v i th i gian l ng t b ng 3, gi s th i m hi n t i, hàng đ i s n sàng, có hai ti n trình P1 có th i gian s d ng CPU b ng 10, P2 có th i gian s d ng CPU b ng 15 (P1 đ n tr c P2, khơng có ti n trình s d ng CPU) Tính th i gian hồn thành th i gian đ i c a ti n trình P1 Phân bi t đ a ch lôgic đ a ch v t lý Các c ch liên k t đ a ch có đ a ch lơgic đ a ch v t lý gi ng nhau; c ch có đ a ch lơgic đ a ch v t lý khác Gi i thích Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, Gi s t i th i m ban đ u trang 1, 2, 3, 4, có m t b nh theo th t Trong tr ng h p h th ng có frames, v l c đ phân ph i frames tính s l i trang(Page Fault) theo gi i thu t LRU(Least Recently Used) Trong ch đ phân trang m c (đ a ch lôgic d ng ), h th ng s d ng 10bit cho P1, 10bit cho P2, 12bit đ đ nh v m t ô nh trang a ch (10, 200, 300) có h p l khơng a ch (2023, 10, 100) có h p l khơng Trong c ch phân trang đ n gi n, gi s s bits đ đánh s trang 8, s bits đ đánh đ a ch ô nh trang 10, không gian nh v t lý g m 1024 trang nh v t lý (frame) Tính dung l ng b nh v t lý a ch (100, 200) có ph i đ a ch h p l khơng a ch (512, 100) có h p l khơng a ch (100, 2024) có h p l khơng Cho ti n trình P1, P2, P3 th c hi n công vi c sau: Ti n trình P1 P2 Cơng vi c X2 = X1 + X2 X1 = X1 * X2 X1 = X1 * X Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg2, X2 LOAD Reg2, X2 ADD Reg2, Reg1 MUL Reg1, Reg2 SAVE X2, Reg2 SAVE X1, Reg1 LOAD Reg, X MUL Reg1, Reg SAVE X1, Reg1 P3 X3 = X2 + X1 X2 = X – X1 LOAD Reg1, X1 LOAD Reg2, X2 ADD Reg2, Reg1 SAVE X3, Reg2 LOAD Reg, X SUB Reg, Reg1 SAVE X2, Reg Gi s : X1, X2, X3, X bi n dùng chung; ban đ u X1 = X2 = X3 = X = 10 ti n trình đ n hàng đ i ready theo th t P1, P2, P3 Tính giá tr bi n ti n trình hồn thành bi t h th ng s d ng l p l ch Round Robin v i th i gian l ng t b ng th i gian th c hi n l nh Assembly Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s T i frame v t lý có kích th c l i l y th a c a Trong ch đ phân trang b nh , cho kích th c frame 1MB, tính s bits dùng đ đánh đ a ch offset (d) d a ch lôgic (p, d) Gi i thích t i phân ph i tài nguyên theo chu i an tồn khơng x y deallock? T i m t th i m cho tr ng thái h th ng nh sau: Ti n trình Th i gian đ n Th i gian s d ng CPU P1 15 P2 10 P3 P4 5 P5 10 Tính th i gian hồn thành trung bình c a ti n trình n u h u hành s d ng l p l ch SJF (Short Job First) không đ c quy n Trong ch đ phân đo n (đ a ch lôgic d ng ), h th ng s d ng 10bits đánh đ a ch đo n, 10bits đánh đ a ch offset Tính kích th c b nh v t lý a ch (100, 2024) có ph i đ a ch h p l khơng a ch (2024, 100) có ph i đ a ch h p l không Cho chu i tham chi u trang sau: 1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10 Gi s t i th i m ban đ u trang 1, 2, 3, 4, có m t b nh Tính s l i trang (page fault) tr ng h p h th ng có 10 frames theo gi i thu t: FIFO, LRU Trong c ch phân đo n b nh có x y phân mành ngồi hay khơng Gi i thích ng n g n Gi s có 10 ti n trình P1 P10 đ u mu n vào đo n g ng ban đ u lock=true H i có ti n trình (t P1 đ n P10) vào đ c đo n g ng khơng Sau P10 g i Test&Set() lock đ c c p nh t m y l n Cho bi t giá tr lock Trong s đ phân ph i tài nguyên d i đây, cho bi t h th ng có deadlock khơng Gi i thích ng n g n R2 P2 R3 P1 R1 P3 P5 R5 P4 R6 Cho b ng phân đo n: Segment Base Length 219 600 2300 14 90 100 1327 580 1952 96 Tính đ a ch v t lý t ng ng v i đ a ch logic sau: A 0,430 B 3,10 C 2,500 D 4, 100 E 6, 10 F 1, 10 R4 ... 90 phút thi s 1 Trong m t đo n g ng có th có nhi u ti n trình tr ng thái running hay khơng, gi i thích V i gi i pháp Test&Set c a Peterson, m t ti n trình đo n g ng ti n trình khác có thi t l... 90 phút thi s 1 Trong m t đo n g ng có th có nhi u ti n trình tr ng thái running hay khơng, gi i thích V i gi i pháp Test&Set c a Peterson, m t ti n trình đo n g ng ti n trình khác có thi t l... Khoa Công Ngh Thông Tin – H c Vi n K Thu t M t Mã Nguyên Lý H i u Hành Th i gian làm bài: 90 phút thi s Phân bi t lu ng m c nhân lu ng m c ng i dùng Mô t hi n t ng phân mành phân mành ngồi Có hi