THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại PHÂN bố (DISTRIBUTED AMPLIFIER) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại PHÂN bố (DISTRIBUTED AMPLIFIER) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại PHÂN bố (DISTRIBUTED AMPLIFIER) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại PHÂN bố (DISTRIBUTED AMPLIFIER) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại PHÂN bố (DISTRIBUTED AMPLIFIER) (có sơ đồ mạch)
ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ VÀ MÔ PHỎNG MẠCH KHUẾCH ĐẠI PHÂN BỐ (DISTRIBUTED AMPLIFIER) MỤC LỤC DANH MỤC CÁC HÌNH VẼ VI DANH MỤC CÁC BẢNG BIỂU .IX DANH MỤC CÁC TỪ VIẾT TẮT X CHƯƠNG TỔNG QUAN VỀ MẠCH KHUẾCH ĐẠI PHÂN BỐ 1.1 MỤC ĐÍCH ĐỀ TÀI .1 1.2 HỆ THỐNG HÓA MẠCH KHUẾCH ĐẠI [1] .1 1.2.1 Khái niệm 1.2.2 Một vài mạch khuếch đại [3] 1.3 CÔNG NGHỆ CMOS[4] .6 1.3.1 Lịch sử phát triển 1.3.2 MOSFET loại N ( NMOS)[4] 1.3.3 MOSFET loại P (PMOS) [4] .9 1.3.4 Tính chất công nghệ CMOS[4] 11 1.3.5 Đặc tính hoạt động MOSFET[4] 11 CHƯƠNG ĐƯỜNG TRUYỀN SÓNG (TRANSMISSION LINE) 13 2.1 MƠ HÌNH RLC CỦA ĐƯỜNG TRUYỀN SĨNG (THE LUMPED − ELEMENT CIRCUIT FOR TRANSMISSION LINE)[5] 13 2.2 ĐƯỜNG TRUYỀN MICROSTRIP (MICROSTRIP LINE) [5] 17 2.3 MƠ PHỎNG ĐƯỜNG TRUYỀN SĨNG TRÊN ADS 2009 18 2.3.1 Thiết kế đường truyền microstrip PCB 18 2.3.2 Thiết kế đường truyền microstrip chip 19 2.3.3 Đường truyền sử dụng cuộn dây tụ điện .21 CHƯƠNG MẠCH KHUẾCH ĐẠI PHÂN BỐ HOẠT ĐỘNG TRONG BĂNG TẦN C………………………………………………………………………………………….25 3.1 BĂNG TẦN C (IEEE STANDARD) 25 3.2 LÝ THUYẾT VỀ MẠCH KHUẾCH ĐẠI PHÂN BỐ[4] 26 3.2.1 Lịch sử phát triển 26 3.2.2 Nguyên lý hoạt động[4] 27 3.2.3 Mạch khuếch đại phân bố dùng MOSFET[8] 28 3.3 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG ĐƯỜNG TRUYỀN SÓNG TRÊN PCB 30 3.4 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG ĐƯỜNG TRUYỀN SÓNG TRÊN CHIP 31 3.5 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG CÁC CUỘN DÂY VÀ TỤ ĐIỆN LÝ TƯỞNG 32 3.6 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG CÁC CUỘC DÂY VÀ TỤ ĐIỆN THỰC TẾ 33 3.6.1 Cuộn dây thực tế[6] 33 3.6.2 Tụ điện MIM (MIM capacitor)[6] 34 3.6.3 Mạch khuếch đại phân bố sử dụng cuộn dây tụ điện thực tế .35 CHƯƠNG KỸ THUẬT THIẾT KẾ VI MẠCH BÁN DẪN 36 CHƯƠNG KẾT LUẬN 40 5.1 ỨNG DỤNG CỦA MẠCH KHUỆCH ĐẠI PHÂN BỐ .40 5.2 HƯỚNG PHÁT TRIỂN .40 5.3 KẾT LUẬN .41 TÀI LIỆU THAM KHẢO 42 DANH MỤC CÁC HÌNH VẼ HÌNH 1-1: MẠCH KHUẾCH ĐẠI CƠNG SUẤT LỚP A [1] HÌNH 1-2: MẠCH KHUẾCH ĐẠI CÔNG SUẤT LỚP B [1] HÌNH 1-3: MẠCH KHUẾCH ĐẠI CÔNG SUẤT LỚP AB [1] HÌNH 1-4: MẠCH KHUẾCH ĐẠI CƠNG SUẤT LỚP C [1] HÌNH 1-5: CẤU TRÚC CỦA NMOS [2] HÌNH 1-6: CẤU TRÚC MỘT NMOS ĐƠN GIẢN[4] HÌNH 1-3: CÁC KÝ HIỆU CỦA NMOS[4] .9 HÌNH 1-7: CẤU TRÚC CỦA PMOS [2] 10 HÌNH 1-8: CẤU TRÚC MỘT PMOS ĐƠN GIẢN[4] 10 HÌNH 1-9: CÁC KÝ HIỆU CỦA PMOS [4] 10 HÌNH 1-10: ĐẮC TUYẾN V/I CỦA NMOS[3] .12 HÌNH 2-1: ĐỊNH NGHĨA VỀ ĐIỆN ÁP VÀ DÒNG ĐIỆN[5] 13 HÌNH 2-2: MẠCH TƯƠNG ĐƯƠNG CỦA ĐƯỜNG TRUYỀN SĨNG[5] 14 HÌNH 2-3: CẤU TRÚC HÌNH HỌC CỦA ĐƯỜNG TRUYỀN MICROSTRIP [5] 17 HÌNH 2-4: TRƯỜNG ĐIỆN E VÀ TRƯỜNG TỪ H CỦA ĐƯỜNG TRUYỀN MICROSTRIP [5] 17 HÌNH 2-5: CÁC THƠNG SỐ THIẾT KẾ ĐƯỜNG TRUYỀN MICROSTRIP TRÊN PCB 18 HÌNH 2-6: MƠ PHỎNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN PCB 19 HÌNH 2-7: KẾT QUẢ MÔ PHỎNG THAM SỐ MA TRẬN TÁN XẠ VÀ ĐỘ LỆCH PHA CỦA ĐƯỜNG TRUYỀN MICROSTRIP TRÊN PCB .19 HÌNH 2-8: CÁC THƠNG SỐ THIẾT KẾ ĐƯỜNG TRUYỀN MICROSTRIP TRÊN CHIP .20 HÌNH 2-9: MƠ PHỎNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN CHIP 20 HÌNH 2-10: KẾT QUẢ MƠ PHỎNG THAM SỐ MA TRẬN TÁN XẠ VÀ ĐỘ LỆCH PHA CỦA ĐƯỜNG TRUYỀN MICROSTRIP TRÊN CHIP .21 HÌNH 2-11: SƠ ĐỒ ĐƯỜNG TRUYẾN SÓNG LC TƯƠNG ĐƯƠNG VỚI ĐƯỜNG TRUYỀN SÓNG MICROSTRIP TRÊN CHIP .21 HÌNH 2-12: MẠCH MƠ PHỎNG ĐƯỜNG TRUYỀN SĨNG LC 24 HÌNH 2-13: KẾT QUẢ MÔ PHỎNG THAM SỐ MA TRẬN TÁN XẠ VÀ ĐỘ LỆCH PHA CỦA ĐƯỜNG TRUYỀN SÓNG LC .24 HÌNH 3-1: BỘ KHUẾCH ĐẠI LAN TRUYỀN SÓNG TWA CỦA MẠCH KHUẾCH ĐẠI PHÂN BỐ[4] 27 HÌNH 3-2: SƠ ĐỒ MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG N MOSFET [8] .28 HÌNH 3-3: SƠ ĐỒ NGUYÊN LÝ MẠCH DA DÙNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN PCB 30 HÌNH 3-4: KẾT QUẢ MÔ PHỎNG THAM SỐ MA TRẬN TÁN XẠ CỦA MẠCH DA DÙNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN PCB 30 HÌNH 3-5: SƠ ĐỒ NGUYÊN LÝ MẠCH DA DÙNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN CHIP 31 HÌNH 3-6: KẾT QUẢ MƠ PHỎNG THAM SỐ MA TRẬN TÁN XẠ CỦA MẠCH DA DÙNG ĐƯỜNG TRUYỀN MICROSTRIP TRÊN CHIP 31 HÌNH 3-7: SƠ ĐỒ NGUYÊN LÝ MẠCH DA DÙNG ĐƯỜNG TRUYỀN SÓNG LC LÝ TƯỞNG 32 HÌNH 3-8: KẾT QUẢ MÔ PHỎNG THAM SỐ MA TRẬN TÁN XẠ CỦA MẠCH DA DÙNG ĐƯỜNG TRUYỀN SÓNG LC LÝ TƯỞNG 32 HÌNH 3-9: CUỘN DÂY THƯC TẾ[6] 33 HÌNH 3-10: CẤU TRÚC CỦA CUỘN DÂY THỰC TẾ[6] 33 HÌNH 3-11: MẶT CẮT DỌC CỦA TỤ ĐIỆN MIM[6] 34 HÌNH 3-12: CẤU TRÚC TỤ ĐIỆN MIM[6] 34 HÌNH 3-13: SƠ ĐỒ NGUYÊN LÝ MẠCH DA DÙNG ĐƯỜNG TRUYỀN SÓNG LC THỰC TẾ .35 HÌNH 3-14: KẾT QUẢ MƠ PHỎNG THAM SỐ MA TRẬN TÁN XẠ MẠCH DA DÙNG ĐƯỜNG TRUYỀN SÓNG LC THỰC TẾ 35 HÌNH 4-1: MỘT WAFER TRỐNG ĐƯỢC PHỦ SIO2[7] .36 HÌNH 4-2: MỘT WAFER ĐƯỢC PHỦ BỞI SIO2 VÀ PHOTORESIST[7] .36 HÌNH 4-3: MỘT PHẦN PHOTORESIST ĐÃ ĐƯỢC LOẠI BỎ[7] 36 HÌNH 4-4: MỘT PHẦN SIO2 ĐÃ ĐƯỢC LOẠI BỎ[7] 36 HÌNH 4-5: CÁC PHOTORESIST ĐƯỢC LOẠI BỎ HỒN TỒN[7] 37 HÌNH 4-6: NWELL ĐÃ ĐƯỢC HÌNH THÀNH[7] .37 HÌNH 4-7: CÁC SIO2 ĐƯỢC LOẠI BỎ HỒN TỒN[7] 37 HÌNH 4-8: WAFER ĐƯỢC PHỦ THÊM LỚP OXIDE MỎNG VÀ LỚP POLYSILICON[7] .37 HÌNH 4-9: CÁC CỰC GATE ĐƯỢC TẠO THÀNH[7] 37 HÌNH 4-10: CHIP ĐƯỢC BAO PHỦ BỞI CÁC OXIDE[7] 38 HÌNH 4-11: CÁC OXIDE ĐƯỢC LOẠI BỎ ĐỂ XÁC ĐỊNH VÙNG KHUẾCH TÁN N+[7] 38 HÌNH 4-12: VÙNG KHUẾCH TÁN N ĐƯỢC TẠO THÀNH[7] 38 HÌNH 4-13: CÁC OXIDE ĐƯỢC LOẠI BỎ HOÀN TOÀN[7] 38 HÌNH 4-14: VÙNG KHUẾCH TÁN P+ ĐƯỢC TẠO THÀNH[7] .38 HÌNH 4-15: CHIP ĐƯỢC CHE PHỦ BỞI CÁC OXIDE[7] 39 HÌNH 4-16: MỘT CON CHIP HOÀN CHỈNH[7] 39 HÌNH 4-17: GIAO DIỆN LAYOUT CỦA MỘT CỔNG NOT[7] 39 HÌNH 5-1: MỘT BỘ KHUẾCH ĐẠI CATV TRONG THỰC TẾ .40 DANH MỤC CÁC BẢNG BIỂU BẢNG 3-1: BIẾN THỂ CỦA BĂNG TẦN C TRÊN THẾ GIỚI 26 DANH MỤC CÁC TỪ VIẾT TẮT DA Distributed Amplifier TWA Travelling Wave Amplifier LNA Low – Noise Amplifier CMOS Complementary Metal − Oxide − Semiconductor FET Field Effect Transistor MOSFET MetalOxideSemiconductor Field Effect Transistor RAM Random Access Memory TTL Transistor Transistor Logic VTH Threshold Voltage MMIC Monolithic Microwave Integrated Circuit MIM Metal – Insulator – Metal CATV Community Access Television hay Community Antenna Television IC Integrated Circuit ESD Electrostatic Discharge IEEE Institute of Electrical and Electronics Engineers RF Radio Frequency CVD Chemical Vapor Deposition GSM Global System for Mobile Communications TEM Transverse Electromagnetic Trang 1/42 CHƯƠNG TỔNG QUAN VỀ MẠCH KHUẾCH ĐẠI PHÂN BỐ 1.1 Mục đích đề tài Nhu cầu ngày tăng số lượng tốc độ truyền liệu yếu tố quan trọng thúc đẩy thiết kế hệ thống viễn thông đại Do vậy, nhà thiết kế IC buộc phải đạt tốc độ bit ngày cao Tăng tốc độ bit lên thúc đẩy hệ thống viễn thông đạt băng thông lớn trì yêu cầu nghiêm nghặt đặc tính kĩ thuật khác như: chi phí, kích thước, công suất tiêu thụ Một phương thức tiếp cận khác để thiết kế băng thông lớn thiết kế mạch tích hợp phân bố Tạo mạch tích hợp phân bố áp dụng phương pháp thiết kế thực gần bảy mươi năm qua với cơng nghệ quy trình bán dẫn phát triển nhanh cơng nghệ IC đại Sự kết hợp tín hiệu song song làm tăng băng thông, cải tiến công suất thiết bị Do đó, trọng tâm đồ án áp dụng phương pháp mạch tích hợp phân bố hướng tới việc thực khuếch đại phân bố băng rộng quy trình cơng nghệ CMOS 1.2 Hệ thống hóa mạch khuếch đại [1] 1.1.1 Khái niệm Mạch khuếch đại thiết bị linh kiện điện tử sử dụng lượng công suất nhỏ đầu vào để điều khiển luồng công suất lớn đầu Về có ba loại khuếch đại là: Khuếch đại điện áp: đưa tín hiệu có biên độ nhỏ vào mạch thu tín hiệu có biên độ lớn nhiều lần đầu Khuếch đại dòng điện: ta đưa tín hiệu có cường độ dòng điện nhỏ vào mạch thu tín hiệu cho cường độ dòng điện lớn nhiều lần đầu Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 25/42 Mạch khuếch đại phân bố gồm cặp truyền song song có trở kháng đặc tính độc lập với nhau, kết nối với đầu vào đầu transitor Tín hiệu RF cung cấp cho đường truyền đầu vào transitor Khi tín hiệu truyền xuống đầu vào đường truyền, transitor phản hồi đầu vào để lan truyền chuyển tiếp cách tạo khuếch đại bù chuyển tiếp sóng đến ngõ đường truyền Tính trễ đầu vào đầu đường truyền tao thông qua lựa chọn số đường truyền, chiều dài hai đường truyền, tín hiệu ngõ theo pha Các điện trở Z d, Zg đặt để giảm thiểu gây hại phản xạ Độ truyền dẫn transitor gm, người ta nhận thấy trở kháng ngõ trở kháng đặc tính đường truyền từ ta có tổng độ lợi điện áp mạch DA là: (3.1) Bỏ qua suy hao, độ lợi điện áp mạch DA thể phụ thuộc tuyến tính vào số lượng transitor mạch Độ lợi công suất tăng sử dụng nhiều độ lợi tầng Cơng thức tính độ lợi công suất : (3.2) 1.1.13 Mạch khuếch đại phân bố dùng MOSFET[8] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 26/42 Hình 3-2: Sơ đồ mạch khuếch đại phân bố sử dụng n MOSFET [8] Điện áp cực G MOSFET thứ tính cơng thức: (3.3) Suy ra, điện áp G MOSFET thứ k là: (3.4) Dòng điện ID MOSFET thứ k là: (3.5) Dòng điện ngõ mạch DA là: (3.6) Thay công thức (3.4) công thức (3.5), ta công thức tính dòng điện ngõ là: (3.7) Với , ta có: (3.8) Trong đó: hệ số truyền sóng (3.9) Tần số cut-off đường truyền là: (3.10) Mục tiêu thiết kế mạch khuếch đại phân bố hai cặp đường truyền sóng thiết bị truyền dẫn Ngõ vào đường truyền có trở kháng đặt tính Z g kết nối với cực G MOSFET có chiều dài l g Tương tự, cực D MOSFET kết nối qua đường truyền với trở kháng đặc tính Zd có chiều dài ld 1.9 Mạch khuếch đại phân bố sử dụng đường truyền sóng PCB Thiết kế mơ mạch khuếch đại phân bố (Distributed Amplifier) Trang 27/42 Hình 3-3: Sơ đồ nguyên lý mạch DA dùng đường truyền microstrip PCB Hình 3-4: Kết mơ tham số ma trận tán xạ mạch DA dùng đường truyền microstrip PCB 1.10 Mạch khuếch đại phân bố sử dụng đường truyền sóng chip Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 28/42 Hình 3-5: Sơ đồ nguyên lý mạch DA dùng đường truyền microstrip chip Hình 3-6: Kết mô tham số ma trận tán xạ mạch DA dùng đường truyền microstrip chip 1.11 Mạch khuếch đại phân bố sử dụng cuộn dây tụ điện lý tưởng Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 29/42 Hình 3-7: Sơ đồ nguyên lý mạch DA dùng đường truyền sóng LC lý tưởng Hình 3-8: Kết mơ tham số ma trận tán xạ mạch DA dùng đường truyền sóng LC lý tưởng 1.12 Mạch khuếch đại phân bố sử dụng dây tụ điện thực tế 1.1.14 Cuộn dây thực tế[6] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 30/42 Hình 3-9: Cuộn dây thưc tế[6] Hình 3-10: Cấu trúc cuộn dây thực tế[6] Thông số thiết kế cuộn dây: + Độ tự cảm: (3.11) + Hệ số phẩm chất: (3.12) + Tần số tự cộng hưởng: (3.13) Độ tự cảm L thường có giá trị từ 1-10 nH, hệ số phẩm chất Q < GHz cho nhôm Q < 12 cho đồng 1.1.15 Tụ điện MIM (MIM capacitor)[6] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 31/42 Hình 3-11: Mặt cắt dọc tụ điện MIM[6] Hình 3-12: Cấu trúc tụ điện MIM[6] Tụ điện MIM sử dụng lớp mặt nạ tùy chọn để xác định kim loại tụ điện tách khỏi miệng kim loại MT tụ điện chất nitride (mim, mimhd), oxide (mimhk) Tấm kim loại tụ nhôm Có thể sử dụng dung mơi nitride, dung mơi nitride mật độ cao (HD – High Density) dung môi oxide high−K (HK) không sử dụng lúc ba môi trường dung môi cung thiết kế, sử ba loại dung môi Kích thước tụ điện MIM phải tuân thủ tỷ lệ 1/3 W/L để đảm bảo mô hình hóa xác Diện tích tối đa tụ điện MIM giới hạn 100,000 m2 Tổng điện tích tụ điện MIM chip không lớn 2*106 m2 1.1.16 Mạch khuếch đại phân bố sử dụng cuộn dây tụ điện thực tế Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 32/42 Hình 3-13: Sơ đồ nguyên lý mạch DA dùng đường truyền sóng LC thực tế Hình 3-14: Kết mơ tham số ma trận tán xạ mạch DA dùng đường truyền sóng LC thực tế Thiết kế mơ mạch khuếch đại phân bố (Distributed Amplifier) Trang 33/42 CHƯƠNG KỸ THUẬT THIẾT KẾ VI MẠCH BÁN DẪN Phủ lớp SiO2 lên wafer trống cách oxi hóa Hình 4-1: Một wafer trống phủ SiO2[7] Phủ thêm lớp photoresist lên lớp SiO Sau cho tiếp xúc với tia cực tím để tạo mặt nạ nwell Hình 4-2: Một wafer phủ SiO2 photoresist[7] Loại bỏ phần photoresist dung mơi hữu Hình 4-3: Một phần photoresist loại bỏ[7] Dùng acid hydroflouric để ăn mòn lớp SiO2 khơng che phủ photoresist Hình 4-4: Một phần SiO2 loại bỏ[7] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 34/42 Dùng hỗn hợp axit để ăn mòn photoresist lại Hình 4-5: Các photoresist loại bỏ hồn tồn[7] Nwell hình thành cách khuếch tán cấy ghép ion Hình 4-6: Nwell hình thành[7] Loại bỏ oxide lại Các bước sử dụng tiến trình photolithogrphy Hình 4-7: Các SiO2 loại bỏ hồn toàn[7] Đặt lên lớp oxide mỏng Sử dụng CVD để tạo lớp polysilicon pha tạp kim loại nặng để tăng độ dẫn Hình 4-8: Wafer phủ thêm lớp oxide mỏng lớp polysilicon[7] Tạo cực Gate (Polysilicon) tiến trình photolithography Hình 4-9: Các cực Gate tạo thành[7] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 35/42 Sử dụng oxide bao phủ để xác định vùng khuếch tán n+ Hình 4-10: Chip bao phủ oxide[7] Tạo khuôn oxide mặt nạ n+ tích cực để xác định vùng khuếch tán n+ Hình 4-11: Các oxide loại bỏ để xác định vùng khuếch tán n+[7] Khuếch tán cấy ghép ion sử dụng để tạo vùng khuếch tán n+ Hình 4-12: Vùng khuếch tán n tạo thành[7] Loại bỏ oxide lại để hồn thành bước tạo khn Hình 4-13: Các oxide loại bỏ hoàn toàn[7] Làm bước tương tự để tạo vùng khuếch tán p+ Hình 4-14: Vùng khuếch tán p+ tạo thành[7] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 36/42 Che phủ chip trường oxide dày loại bỏ oxide nơi tiếp xúc cần thiết Hình 4-15: Chip che phủ oxide[7] Loại bỏ kim loại dư thừa Hình 4-16: Một chip hoàn chỉnh[7] Giao diện layout cổng NOT Hình 4-17: Giao diện layout cổng NOT[7] Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 37/42 CHƯƠNG KẾT LUẬN 1.13 Ứng dụng mạch khuệch đại phân bố Đầu tiên, mạch khuếch đại phân bố sử dụng ngành cơng nghệ truyền trình cáp CATV vào năm 1954 Mạch khuếch đại phân bố CATV sử dụng để nối dây truyền hình cáp đến nhiều TV nhà tòa nhà Hình 5-1: Một khuếch đại CATV thực tế Mạch khuếch đại phân bố sử dụng thu phát đa tiêu chuẩn Ngày nay, có vơ số tiêu chuẩn vơ tuyến như: GSM (400, 450, 850, 900, 1800, 1900 MHz), Bluetooth (2.4 GHz), WiFi (2.4 GHz) Điện thoại thông minh, máy tính xách tay (laptops, netbooks, tablets) thường cần hỗ trợ tiêu chuẩn này, chúng thường sử dụng thu phát riêng cho tiêu chuẩn, thay thu phát thu phát chung làm giảm chi phí 1.14 Hướng phát triển Có thể tích hợp thêm nhiều transistor, ghép thành nhiều tầng để đạt độ lợi cao giúp mạch hoạt động Ngày nay, kích thước CMOS ngày thu nhỏ nên tích hợp cơng nghệ CMOS để tối ưu hóa kích thước mạch, giúp mạch nhỏ gọn Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 38/42 1.15 Kết luận Mạch khuếch đại phân bố thiết kế, chế tạo kiểm tra công nghệ chế tạo vi mạch CMOS có cơng suất tiêu thụ thấp, chi phí sản xuất thấp băng thông rộng Độ lợi mạch khuếch đại phân bố phụ thuộc tuyến tính vào số tầng mạch (số lượng transistor sử dụng mạch) Trong qua trình mơ sử dụng linh kiện điện tử điều kiện lý tưởng nên thu kết tốt Nhưng áp dụng vào thực tế, chịu nhiều tác động từ bên ngồi nhiễu, suy hao q trình truyền dẫn, nên kết không mong đợi TÀI LIỆU THAM KHẢO Tiếng Việt: [1] http://kythuatphancung.vn/tin-tuc/co-ban-mach-khuyech-dai.html Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) Trang 39/42 [2] https://globlib4u.wordpress.com/2013/01/14/mach-logic-muc-mos-metaloxide-semiconductor/ Tiếng Anh: [3] https://en.wikipedia.org/wiki/Amplifier [4] Behzad Razavi, Design of Analog CMOS Integrated Circuits [5] David M Pozar, Microwave Engineering 4th ed., New York: John Wiley & Sons, Inc [6] MOS Component model, Kyung Hee University [7] CMOS processing, giảng, Đại học Maryland, Baltimore, Maryland, Hoa Kỳ [8] Ali Medi, Distributed Amplifiers Thiết kế mô mạch khuếch đại phân bố (Distributed Amplifier) ... Differential Amplifier) gần tương tự với mạch khuếch đại thuật toán, có đầu vi sai Thiết kế mơ mạch khuếch đại phân bố (Distributed Amplifier) Trang 6/42 1.1.1.5 Mạch khuếch đại âm thanh[3] Mạch khuếch đại. .. Noise Amplifier)[ 3] Mạch khuếch đại nhiễu thấp (LNA) mạch khuếch đại điện tử dùng để khuếch đại tín hiệu có cơng suất thấp mà khơng làm suy giảm tỷ lệ SN Mạch khuếch Thiết kế mô mạch khuếch đại phân. .. 3.2.3 Mạch khuếch đại phân bố dùng MOSFET[8] 28 3.3 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG ĐƯỜNG TRUYỀN SÓNG TRÊN PCB 30 3.4 MẠCH KHUẾCH ĐẠI PHÂN BỐ SỬ DỤNG ĐƯỜNG TRUYỀN SÓNG TRÊN CHIP 31 3.5 MẠCH