Nghiên cứu phương pháp để giảm thiểu lượng phát triển hệ thống nhúng Vũ Văn Phúc Trường đại học Công nghệ Luận văn ThS Kỹ thuật phần mềm; Mã số: 60 48 01 03 Người hướng dẫn: PGS.TS Nguyễn Ngọc Bình Năm bảo vệ: 2014 Abstract Về lý thuyết, luâ ̣n văn đa ̣t đươ ̣c các kế t quả chiń h sau: Tổ ng hơ ̣p, ̣ thố ng hóa các kiế n thức liên quan về ̣ thố ng nhúng , phầ n mề m nhúng để làm sở lý thuyết cho nghiên cứu giảm thiểu lượng hệ thống nhúng Phân tích các nghiên cứu liên quan để tổ ng hơ ̣p , phân loa ̣i các phương pháp tố i ưu điê ̣n tiêu thu ̣ để từ đó đưa các cải tiế n hoă ̣c đề xuấ t phương pháp mới Đề xuấ t và phát triể n phương pháp tố i ưu điê ̣n tiêu thu ̣ dựa trê n kỹ nghê ̣ ngươ ̣c và tái cấ u hình CPU Phương pháp này dựa kế t hơ ̣p cả phầ n cứng , phầ n mề m ̣ thố ng nhúng nhằm áp dụng cho hệ thống nhúng đã tồn Về thực nghiê ̣m, luâ ̣n văn đa ̣t đươ ̣c các kế t quả sau: Triể n khai, thử nghiê ̣m mô ̣t số công cu ̣ biên dich ̣ chéo và dich ̣ ngươ ̣c mã máy thành mã hơ ̣p ngữ Ubuntu Cài đặt chương trình phân tích mã hợp ngữ và tạo cấu hình tối ưu cho hệ thống nhúng với vi xử lý MIPS Xây dựng bô ̣ chương trì nh thử nghiê ̣m cho vi xử lý MIPS để đánh giá phương pháp tố i ưu Keywords Hệ thống nhúng; Phần mềm nhúng; Phần mềm Content Chương 1.Tổng quan.Trong chương này , hệ thống hóa , giới thiệu số khái niệm hệ thống nhúng, phần mềm nhúng, xu hướng phát triển, khó khăn và thách thức, số hướng tiếp cận tối ưu hệ thống nhúng nhằm định hướng nghiên cứu cho phù hợp Chương 2.Các phương pháp giảm thiểu lượng.Trong chương này, trình bày tổng quan phương pháp để giảm thiểu lượng, khái niệm mục đích việc giảm thiểu lượng nói chung hệ thống nhúng nói riêng, tổng hợp hệ thống hóa lại kết tối ưu lượng hệ thống nhúng thời gian gần Chương 3.Phương pháp tối ưu điện tiêu thụ hệ thống nhúng dựa kỹ nghệ ngược tái cấu hình.Nội dung chương này mô tả chi tiết phương pháp tối ưu điện năng, đưa mơ hình tổng qt, giải thích triển khai phương pháp Chương 4.Thực nghiệm Chương này mô tả công cụ sử dụng để mơ phỏng, xây dựng mơ hình thực nghiệm, từ tốn thơng dụng thử nghiệm dựa cơng cụ mơ hình mơ từ đó đưa so sánh kết thực thi đánh giá tối ưu dựa phương pháp mà sử dụng Chương 5.Kết luận.Chương này tổng hơ ̣p, đánh giá nội dung nghiên cứu thực nghiệm phương pháp tối ưu đã trình bày chương trước Trong giai đoạn, chúng tơi tóm lược ý tưởng, triển khai và đánh giá phương pháp tối ưu đóng góp chính luận án lý thuyết thực tiễn Đồng thời, trình bày kết nghiên cứu đã cơng bố hội nghị, tạp chí phương pháp tối ưu Cuối cùng, giai đoạn, tóm lược hạn chế và phạm vi áp dụng phương pháp, vấn đề chưa giải quyết và đưa số hướng nghiên cứu tiếp theo References Tiếng Việt [1] Nguyễn Ngo ̣c Bình, “Công nghê ̣ phầ n mề m nhúng”, Nhà xuất Đại học Quốc gia Hà Nội, tr 1-57, 2014 [2] Phạm Thượng Cát, “Hệ thống nhúng phát triển cơng nghệ thơng tin”, Tạp chí Tin học và Điều khiển học, T.21, S.1, tr 1-9, 2005 Tiếng Anh [3] David E.Simon, “An Embedded Software Primer”, 1999, ISBN 0-201-61569 [4] V Tiwari, S Malik, A Wolfe, "Power Analysis of Embedded Software: A First Step Towards Software Power Minimization," IEEE Trans VLSI Systems, vol 2, no 4, pp 437-445, Dec 1994 [5] V Tiwari, S Malik, and A Wolfe, "Compilation techniques for low energy: An overview," in In Proceedings of Symposium Low-Power Electronics, San Diego, 1994 [6] V Tiwari, S Malik, A Wolfe, M Tien-Chien Lee, "Instruction Level Power Analysis and Optimization of Software," Journal of VLSI signal processing systems for signal, image and video technology, vol 13, no 2, pp 223-238, Aug 1996 [7] K Choi, A Chatterjee, "Efficient Instruction-Level Optimization Methodology for LowPower Embedded Systems," in ISSS '01 Proceedings of the 14th international symposium on Systems synthesis, Montréal, Québec, Canada, 2001, pp 147-152 [8] P Dongale, "Force-directed instruction scheduling for low power," in theses and Dissertations, USA, 2003 [9] C.-L Su, C.-Y Tsui, A M Despain, "Low power architecture design and compilation techniques for high-performance processors," University of Southern California, ACAL, Technical Report ACAL-TR-94-01 1994 [10] A Parikh, M Kandemir, N Vijaykrishnan, and M Irwin, "Instruction scheduling based on energy and performance constraints," in In IEEE Computer Society Annual Workshop on VLSI, 2000, pp 37-42 [11] A Parikh, S Kim, M Kandemir, N Vijaykrishnan, M.J Irwin, "Instruction Scheduling for Low Power," Journal of VLSI Signal Processing, vol 37, no 1, pp 129-148, May 2004 [12] C Nian, H Yanxiang, C Yong, L Ximi, L Qian, "PSO Based InstructionScheduling for Low Power," in 2012 International Conference on Computer Distributed Control and Intelligent Enviromental Monitoring, 2012, pp 519-522 [13] M T.-C Lee, V Tiwari, S Malik, M Fujita, "Power Analysis and Minimization Techniques for Embedded DSP Software," IEEE Trans on VLSI Systems, vol 5, no 1, pp 123135, Mar 1997 [14] S Gupta and S Katkoori, "Force-directed scheduling for dynamic power optimization," in Proceedings of IEEE Comupter Society Annual Symposium on VLSI, 2003, pp 68-73 [15] S Watanabe, T Sato, "Uncriticality-directed Low-power Instruction Scheduling," in ISVLSI '08 Proceedings of the 2008 IEEE Computer Society Annual Symposium on VLSI, 2008, pp 6974 [16] V Tiwari, S Malik, and A Wolfe, "Power analysis of intel 486dx2," Princeton University, Dept of Electrical Engineering, Technical Report CE-M94-5 1994 [17] V Tiwari, T Lee, and D Maheshwari, "Power analysis of the sparclite mb86934," Fujitsu Labs of America, Technical Report FLA-CAD-94-01 1994 [18] H Tomiyama, T Ishihara, A Inoue, and H Yasuura, "Instruction scheduling for power reduction in processor-based system design," in Proceedings of Design, Automation and Test in Europe, 1998, pp 855-860 [19] Asif, N Software Reverse Engineering,SoftResearch Press, 2006, pp.76-85 [20] Brooks, D., Tiwari, V and Martonosi, M "Wattch: A Framework for Architectural-level Power Analysis and Optimizations"'Proceedings of the 27th Annual International Symposium on Computer Architecture', ACM, New York, NY, USA, 2000, pp 83-94 [21] Chakraborty, R S and Bhunia, S "Hardware Protection and Authentication Through Netlist Level Obfuscation"'Proceedings of the 2008 IEEE/ACM International Conference on ComputerAided Design', IEEE Press, Piscataway, NJ, USA, 2008, pp 674-677 [22] Chedid, W., Yu, C and Lee, B "Power Analysis and Optimization Techniques for Energy Efficient Computer Systems.," Advances in Computers (63), 2005, pp 130-165 [23] Cui, W., Kannan, J and Wang, H J "Discoverer: Automatic Protocol Reverse Engineering from Network Traces"'Proceedings of 16th USENIX Security Symposium on USENIX Security Symposium', USENIX Association, Berkeley, CA, USA, 2007, pp 1-14 [24] Eilam, E and Chikofsky, E J Reversing : secrets of reverse engineering, Wiley, Indianapolis (Ind.), 2005 [25] Mobius, C., Dargie, W and Schill, A "Power Consumption Estimation Models for Processors, Virtual Machines, and Servers," IEEE Transactions on Parallel and Distributed Systems, 2013, pp 1-10 [26] Pedram, M "Power Optimization and Management in Embedded Systems"'Proceedings of the 2001 Asia and South Pacific Design Automation Conference', ACM, New York, NY, USA, 2001, pp 239-244 [27] Zeng, G., Tomiyama, H and Takada, H "Power Optimization for Embedded System Idle Time in the Presence of Periodic Interrupt Services.", in Rettberg, A., Zanella, M C., Dömer, R., Gerstlauer, A and Rammig, F.-J., ed.,'IESS', Springer, 2007, pp 241-254 [28] Bui Ngoc Hai (2014), A Software Approach For Lower Power Consumption, A thesis submitted in fulfillment of the requirements for the degree of Master of Science in Computer Science, Faculty of Information Technology University of Engineering and Technology Vietnam National University, Hanoi [29] Qing Li and Carolyn Yao, “Real-Time ISBN:1578201241, CMP Books © 2003 Concepts for Embedded Systems”, [30] Chaitin, G., Aslander, M., Chandra, A., Cocke, J., Hopkins, M., And Markstein, P 1981 Register allocation via coloring Comput Lang 6, 1, 47–57 [31] Aho, A., Setthi, R., And Ullman, J Compilers: Principles,Techniques, and Tools AddisonWesley, Reading, MA, 1986 [32] Garey, M R And Johnson, D S Computers and Intractibility – A Guide to the Theory of NP-Completeness W H Freeman and Co., New York, NY, 1979 [33] Michael Barr, Anthony Massa, Programming Embedded Systems, O'Reilly, October 01, 2006 [34] Peter Marwedel,Embedded System Design,University of Dortmund, Germany, 2006 ... định hướng nghiên cứu cho phù hợp Chương 2 .Các phương pháp giảm thiểu lượng. Trong chương này, trình bày tổng quan phương pháp để giảm thiểu lượng, khái niệm mục đích việc giảm thiểu lượng nói... lượng nói chung hệ thống nhúng nói riêng, tổng hợp hệ thống hóa lại kết tối ưu lượng hệ thống nhúng thời gian gần Chương 3 .Phương pháp tối ưu điện tiêu thụ hệ thống nhúng dựa kỹ nghệ ngược tái... 1.Tổng quan .Trong chương này , hệ thống hóa , giới thiệu số khái niệm hệ thống nhúng, phần mềm nhúng, xu hướng phát triển, khó khăn và thách thức, số hướng tiếp cận tối ưu hệ thống nhúng nhằm