chức năng các khối và các thành phần trong khối của KL4x MCU FAMILY BLOCK DIGRAM

Đề tài: “CHỨC NĂNG CÁC KHỐI VÀ CÁC THÀNH PHẦN TRONG KHỐI CỦA KITNETIS KL4x MCU FAMILY BLOCK DIAGRAM” STT Họ tên MSSV Ghi Giảng viên hướng dẫn: Thầy Đậu Trọng Hiển Nhận giảng viên: Sơ đồ khối vi điều khiển Kitnetis KL4x Family ARM® CortexTM-M0+ Core Được phát triển ARM (Advanced RISC Manchine), tần số xung đồng hồ CPU lên đến 48MHz với 32-bit ARM Cortex-M0+ core Lỗi Cortex-M0 core tối ưu cho kích thước dye silicon nhỏ tầm giá thấp 1.1 Debug interfaces Gỡ lỗi thiết bị dựa kiến trúc ARM CoreSight ™ cấu hình phép linh hoạt tối đa nhầm tránh hạn chế chân ngõ tài nguyên sẵn có khác Nó cung cấp ghi nhớ truy cập từ giao diện chương trình gỡ rối bên ngoài, điều khiển chạy/dừng với điểm ngắt (breakpoint) điểm quan sát (watchpoint) Chỉ có giao diện gỡ lỗi hỗ trợ: Serial Wire Debug (SWD) 1.2 Interrupt Controller Interrupt Controller (Bộ điều khiển ngắt) thiết bị kết hợp nguồn ngắt với CPU, có chế độ ngắt ưu tiên theo kết CPU đưa Có loại điều khiển ngắt: AWIC NVIC 1.2.1 AWIC (Asynchronous Wake-up Interrupt Controller) Các chức AWIC phát kiện “thức giấc” không đồng chế độ dừng phát tín hiệu đến logic điều khiển xung đồng hồ để lại bắt đầu hệ thống đồng hồ Sau đồng hồ khởi động lại, NVIC tiến hành việc ngắt gián đoạn ngắt xử lý kiện bình thường 1.2.2 NVIC (Nested-Vectored Interrupt Controller) Các mẫu ngoại lệ ARMv6-M NVIC cung cấp vector định vị hỗ trợ nhiều ngắt bên ngoài, ngắt ngụy trang đơn (non-maskable interrupt), thực bảng vector định vị lại hỗ trợ nhiều ngắt ngoài, phi maskable ngắt đơn (NMI), với độ ưu tiên NVIC thay ghi bóng với hệ thống tương đương chương trình rút gọn NVIC chứa địa chức để thực cho xử lý cụ thể Địa lấy thông qua port tập lệnh từ thành ghi song song với ngăn xếp tra cứu 16 ngõ cấp cho nguồn nội ARM với sấp xếp khác đến ngắt vi điều khiển 1.3 Mirco Trace Buffer Micro Trace Buffer (MTB) cung cấp “dấu vết” (thông tin chi tiết lịch sử mã thực thi, ứng dụng thời gian liệu truy cập, …) cho xử lý Cortex-M0+ MTB ghi lại thay đổi dòng chảy chương trình báo xử lý Cortex-M0+, “dấu vết” đưa vào vùng cấu hình SRAM 2 System Khối System có chức chế độ điều khiển quản lý lượng 2.1 Internal Watchdog Internal Watchdog timer có chức reset lại xử lý gặp cố tràn Nguồn đầu vào độc lập, đồng hồ (độc lập với xung nhịp CPU / Bus) 2.2 DMA (Direct Memory Access) DMA cho phép truyền liệu nhớ I/O trực tiếp mà không cần can thiệp CPU Tốc dộ truyền liệu bị giới hạn tốc độ nhớ điều khiển DMA 2.3 Low-Leakage Wake-Up Unit (LLWU) Mô-đun LLWU cho phép thiết bị đánh thức từ chế độ lượng rò rỉ thấp (LLS - Low-Leakage Stop VLLS - Very Low-Leakage Stop) thông qua nguồn pin bên thiết bị ngoại vi bên 2.4 Bit Manipulation Engine (BME) BME phần cứng hỗ trợ hoạt động đọc - chỉnh sửa - ghi diễn thành ghi ngoại vi vi điều khiển sở Cortex-Mo0+ Các đặc trưng BME gồm: - Bổ sung nhẹ “lưu trữ trang trí” (decorated storage, từ “decorated” hiểu bổ sung ngữ nghĩa cho thông tin) - Ngữ nghĩa truy cập bổ sung mã hóa thành địa tham chiếu - Nằm slave port chuyển mạch ngang dọc/thanh chéo điều khiển bus cầu nối thiết bị ngoại vi - Mẫu đường ống hai tầng phụ hợp với giao thức bus hệ thống AHB (AMBA High-Speed Bus, AMBA - ARM Main Memory Bus Architecture) - Tổ hợp truy cập “không trang trí” đến điều khiển bus cầu nối thiết bị ngoại vi - Sự chuyển đổi tải lưu trữ “trang trí” từ lỗi xử lý thành đọc - chỉnh sửa – ghi - Tải “trang trí” hỗ trợ trích xuất vùng bit không dấu, phép toán “load-and{set,clear} 1-bit” - Lưu trữ “trang trí” hỗ trợ chèn vùng bit, phép toán logic AND, OR, XOR - Hỗ trợ phép toán cho byte, halfword (nữa từ) word-sized (các kiểu liệu) “trang trí” - Hỗ trợ tín hiệu nhỏ đảo bus ngõ AHB để giảm lượng hao phí 2.5 Unique ID Unique ID (Unique identification - định danh nhất) sử dụng để phân biệt ARM Cortex-M0+ với 3 Memories Bộ nhớ gồm: Program Flash (128 – 256KB) SRAM (16 – 32 KB) 3.1 Program Flash Program Flash loại nhớ không khả biến, xóa ghi lại điện Về kỹ thuật nhớ flash loại EEPROM, nhớ đọc/ghi điện không liệu ngừng cung cấp điện Chúng có ô nhớ lập dạng cổng logic NAND NOR, cho phép đọc/ghi khối nhỏ theo từ máy (machine word) Nó khác với EPROM phải xóa toàn khối lớn trước ghi Các chip nhớ flash nhỏ sử dụng nhớ liệu cấu hình tĩnh máy tính, máy dân dụng tivi, quạt,… Các chip lớn dùng máy nghe nhạc kĩ thuật số, máy ảnh kĩ thuật số, điện thoại di động Nó sử dụng máy trò chơi, thay cho EEPROM, cho RAM tĩnh nuôi pin để lưu liệu trò chơi 3.2 SRAM Bộ nhớ truy cập ngẫu nhiên tĩnh (SRAM - Static random-access memory) loại nhớ sử dụng công nghệ bán dẫn Từ “tĩnh” nghĩa nhớ lưu liệu có điện, không RAM động cần nạp lại thường xuyên Không nên nhầm RAM tĩnh với nhớ đọc nhớ flash RAM tĩnh lưu liệu có điện Truy cập ngẫu nhiên nghĩa ô nhớ đọc ghi theo thứ tự 4 Clocks Khối Clock cung cấp xung đồng hồ để trì hoạt động toàn hệ thống 4.1 Phase-Locked Loop (PLL) PLL tạo tần số dao động từ mạch dao động tăng lên 48 MHz để cung cấp cho CPU ARM thiết bị ngoại vi Tần số đầu PLL thay đổi tự động, cho phép thiết bị điều chỉnh theo tốc độ thực thi để trì nguồn lượng trạng thái rảnh rỗi PLL gồm: - Máy dao động điều điện áp (Voltage-controlled oscillator - VCO) - Xung đồng hồ tham chiếu dùng nguồn - Bộ phân tần Modulo VCO - Bộ dò pha/tần số - Bộ lọc mạch tích hợp - Có thể sử dụng nguồn xung đồng hồ cho thiết bị ngoại vi khác chip 4.2 Frequency-Locked Loop (FLL) FLL hệ thống điều khiển điện tử mà tạo tín hiệu “khóa” có tần số ngõ tín hiệu “tham chiếu” Mạch so sánh tần số dao động điều khiển với tần số tín hiệu “khóa”, tăng giảm tần số dao động phù hợp với tần số tín hiệu “khóa” 4.3 Low/High-Frequency Oscillators Khối Frequency Oscillators cung cấp xung đồng hồ cho hoạt động vi xử lý qua chế độ: - Low frequency oscillators : hỗ trợ tần số tinh thể 32kHz - High frequency oscillators: hỗ trợ tần số tinh thể cộng hưởng 3–8 MHz, 8–32 MHz 4.4 Internal Reference Clocks Internal Reference Clocks (xung “tham chiếu” nội) dùng để quy định so sánh độ xác cho xung khác hệ thống 5 Analog Khối Analog xử lý tín hiệu tương tự, số 5.1 16-bit ADC ADC (Analog-to-digital converters) chuyển đổi tín hiệu tương tự thành tín hiệu số, tức thực chuyển đổi đại lượng vật lý tương tự liên tục (thường điện áp) sang giá trị số biểu diễn độ lớn đại lượng 16-bit ADC dùng 16 bit để biểu diễn tín hiệu 5.2 Analog Comparator Analog Comparator so sánh tín hiệu tương tự, so sánh điện áp ngõ vào với điện áp chuẩn, tín hiệu ngõ vào dạng tương tự chuyển thành tín hiệu ngõ dạng mã nhị phân 5.3 12-bit DAC 12-bit DAC (12-bit digital-to-analog converters) chuyển đổi tín hiệu số thành tín hiệu tương tự DAC hỗ trợ DMA 6 Timers Khối Timer điều khiển hoạt động định thời gian, kiện 6.1 PWM PWM (Pulse-width modulation) phương pháp điều chỉnh điện áp tải, tức phương pháp điều chế dựa thay đổi độ rộng chuỗi xung vuông, dẫn đến thay đổi điện áp 6.2 Periodic Interrupt Timers (PIT) PIT có chức ngắt định kì, đếm tạo tín hiệu ngõ tín hiệu đạt đến lệnh đếm lập trình, tín hiệu ngõ dùng để ngắt 6.3 Low-Power Timer Low-Power Timer cấu hình để hoạt động đếm thời gian, giúp theo dõi mức lượng hoạt động vi xử lý 6.4 Secure Real-Time Clock Đồng hồ bảo vệ thời gian thực (được dùng để tiếp tục đếm thời gian máy tính tắt) Dùng cần lấy thông tin thời gian thực 7 Communication Interfaces Khối Communication Interfaces có chức truyền đạt, kết nối liệu với thiết bị ngoại vi 7.1 2x I2C I2C (Inter-Intergrated Circuit) đường bus giao tiếp IC với Bus I 2C sử dụng làm bus giao tiếp ngoại vi cho nhiều loại IC khác loại Vi điều khiển 8051, PIC, AVR, ARM chip nhớ như: RAM tĩnh (Static Ram), EEPROM, chuyển đổi tương tự số (ADC), số tương tự(DAC), IC điểu khiển LCD, LED 7.2 Low-Power UART Low Power Universal Asynchonous Receiver – Transmitter: Mạch tích hợp sử dụng việc truyền liệu nối tiếp máy tính thiết bị ngoại vi với mức công suất thấp 7.3 2x UART Hai UART dùng cho tín hiệu bình thường tín hiệu mức thấp 7.4 2x SPI SPI (Perileral Interface Serial) bus giao tiếp đồng thường sử dụng để gửi liệu vi điền khiển thiết bị ngoại vi nhỏ LCD, cảm biến, thẻ SD SPI bus có dây cho clock với liệu 7.5 I2S I2S (Integrated Interchip Sound) dùng cho việc truyền liệu âm Hỗ trợ truyền hai kênh liệu đường bus tín hiệu nối tiếp 7.6 USB OTG (LS/FS) USB OTG (Universal Serial Bus On-the-Go) cho phép thiết bị di động giao tiếp với thiết bị ngoại vi, đọc flash USB máy tính, … USB 2.0 OTG có chế độ tốc độ Low-speed Full-speed 8 Human-Machine Interface (HMI) HMI khối giao tiếp thiết bị với người điều khiển Nó giúp người điều khiển nhập lệnh, điều khiển qua hình ảnh, hình cảm ứng, … 8.1 GPIO GPIO (General Purpose Input Output) chân ngõ ra, ngõ vào đa chức Nhìn vào cấu trúc vi điều khiển dễ dàng nhận thấy hàng chân vi điều khiển, chúng có chức kiểm soát giao tiếp với thiết bị bên ngoài.Với MSP430G2553 có PORT (cổng) Mỗi port có (chân) Mỗi chân có chức đặc biệt định hướng làm đầu vào đầu ra, đọc truy suất điều khiển 8.2 Xtrinsic Low-Power Touch-Sensing Interface Hỗ trợ đầu vào cảm ứng điện dung bên lên đến 16 DMA truyền liệu 8.3 Segment LCD Controller Sự linh hoạt với công suất thấp để điều khiển LCD lên đến lên đến 376 phân đoạn (47 x 51 x 4) cho phép mức điện áp trung bình thấp Bộ phận thất bại việc phát cảnh báo người sử dụng hình hiển thị, điều mà giúp tránh khả readout sai lầm ứng dụng Frontplane /Backplane cung cấp pin-out linh hoạt để dễ dàng thiết kế PCB cho phép thay đổi cấu hình LCD thông qua firmware mà không cần phần cứng lại làm việc không dùng đến chân LCD cấu chức GPIO khác  ...Đề tài: “CHỨC NĂNG CÁC KHỐI VÀ CÁC THÀNH PHẦN TRONG KHỐI CỦA KITNETIS KL4x MCU FAMILY BLOCK DIAGRAM” STT Họ tên MSSV Ghi Giảng viên hướng dẫn:... vết” đưa vào vùng cấu hình SRAM 2 System Khối System có chức chế độ điều khiển quản lý lượng 2.1 Internal Watchdog Internal Watchdog timer có chức reset lại xử lý gặp cố tràn Nguồn đầu vào độc... đọc/ghi khối nhỏ theo từ máy (machine word) Nó khác với EPROM phải xóa toàn khối lớn trước ghi Các chip nhớ flash nhỏ sử dụng nhớ liệu cấu hình tĩnh máy tính, máy dân dụng tivi, quạt,… Các chip