Nghiên cứu thiết kế máy đo sâu hồi tiếp âm

bộ giáo dục đào tạo trờng đại học bách khoa hà nội - luận văn thạc sĩ khoa học nghiên cứu thiết kế máy đo sâu hồi tiếp âm ngành: điện tử-viễn thông m số: 544 ngô xuân thắng Ngời hớng dẫn khoa học : TS nguyễn nam quân Hà Nội 2007 Lời cam đoan Tôi xin cam đoan Luận văn đợc nghiên cứu với tinh thần nghiêm túc đợc hớng dẫn tận tình thầy, TS nguyễn nam quân Những báo cáo Luận văn thạc sĩ hoàn toàn trung thực Các thiết kế phục vụ nghiên cứu hoàn toàn thực Tôi xin hoàn toàn chịu trách nhiệm báo cáo Học viên thực NGÔ XUÂN THắNG mục lục Trang Trang phụ bìa Lời cam đoan Mục lục Danh mục ký hiệu, chữ viết tắt Danh mục bảng Danh mục hình vẽ, đồ thị 10 mở đầu 12 Chơng - Tổng quan nguyên lý sử dụng sóng 17 siêu âm công tác đo khoảng cách 1.1 Lý thuyết chung sóng siêu âm 18 1.2 Nguồn phát sóng siêu âm 18 1.2.1 Sự liên kết lỡng cực 18 1.2.2 Tần số dao động tự nhiên 19 1.2.3 Các vật liệu áp điện 19 1.3 Cấu trúc đầu dò 20 1.3.1 Sự làm nhụt động (dynamic damping) 21 1.3.2 Sóng xung đầu 21 1.4 Tần số lặp lại xung 22 1.5 Độ dài không gian xung (Spatial Pulse Length SPL) 23 1.5.1 Thời gian phát xung (Pulse Duration PD) 23 1.5.2 Hệ số lấp đầy (Duty Factor DP) 24 1.6 Hệ số đầu dò 24 1.7 Độ nhạy 25 1.7.1 Các hiệu suất chuyển đổi 26 1.7.2 Trở kháng mạch 26 1.7.3 Các lớp phối hợp (Matching Layers) 1.8 Ưu nhợc điểm sóng siêu âm công tác đo sâu Chơng - khái quát CÔNG NGHệ DùNG TRONG 26 27 28 thiết kế mạch chức 2.1 Giới thiệu 28 2.1.1 Công nghệ ASIC (Application Specific Standard Product) 28 2.1.2 Công nghệ PLD ( Programmable Logic Devices) 28 2.1.3 Ưu nhợc điểm công nghệ ASIC PLD 28 2.1.4 Một số loại thiết bị logic lập trình đợc 29 2.1.4.1 CPLD 29 2.1.4.2 FPGA 30 2.1.5 Các công cụ chủ yếu cho thiết bị khả trình 30 2.1.6 Các công nghệ lập trình cho phần cứng 31 2.1.6.1 Phơng pháp liên kết dạng cầu chì (Bipolar fusiable 31 link) 2.1.6.2 Phơng pháp anifuse 31 2.1.6.3 Phơng pháp dựa nhớ SRAM 31 2.2 Thiết kế mạch chức sử dụng vi điều khiển PIC 31 2.2.1 Giới thiệu vi điều khiển PIC hãng Microchip 31 2.2.2 Cấu trúc vi điều khiển 16F84 32 2.2.3 Lập trình cho vi điều khiển PIC 34 2.2.3.1 Lập trình dùng ngôn ngữ sở Assembly 34 2.2.3.2 Lập trình dùng ngôn ngữ bậc cao C 42 2.2.3.3 Nạp tệp tin mã máy vào vi điều khiển 42 2.3 Thiết kế mạch sử dụng thiết bị FPGA 43 2.3.1 Giới thiệu 43 2.3.2 FPGA hãng Altera 43 2.3.2.1 Cyclone: The Lowest-Cost FPGA Ever 43 2.3.2.2 Stratix Devices: New Levels of System Integration 44 2.3.3 FPGA hãng Xilinx 45 2.3.3.1 Vitex 45 2.3.3.2 Spartan-3/3L 45 2.4 Ngôn ngữ mô phần cứng VHDL 46 2.4.1 Giới thiệu 46 2.4.2 Những u điểm phơng pháp thiết kế hệ thống số 46 ngôn ngữ mô phần cứng (HDL) 2.4.3 Khái quát ngôn ngữ mô tả phần cứng VHDL 48 2.4.4 Cấu trúc mô hình mô tả VHDL 50 2.4.5 Các thành phần ngôn ngữ VHDL 54 Chơng - khối xử lý tín hiệu trung tâm 3.1 Hiển thị LCD 16x2 58 58 3.1.1 Sơ đồ nguyên lý mạch 58 3.1.2 Bảng mã điều khiển hiển thị LCD 60 3.2 Khối tính toán độ sâu 68 3.2.1 Sơ đồ mạch chức 68 3.2.2 Bảng mã nguồn khôi tính toán độ sâu 69 3.3 Mạch Xử lý liệu 73 3.3.1 Sơ đồ mạch chức 73 3.3.2 Bảng mã nguồn khối xử lý liệu 74 3.4 Mạch thu phát liệu nối tiếp- NMEA 0183 79 3.4.1 Mạch thu liệu 79 3.4.2 Mạch phát liệu 81 Chơng - khối thu phát tín hiệu siêu âm 84 4.1 Bộ chuyển đổi tín hiệu Điện - Siêu âm (Transducer) 84 4.2 Mạch Điều chế - Giải điều chế tín hiệu điện 88 4.2.1 Mạch điều khiển tín hiệu phát 88 4.2.2 Mạch khuyếch đại công suất phát 91 4.2.3 Mạch lọc 92 4.2.3.1 Mạch lọc thông giải tần số 50kHz 93 4.2.3.2 Mạch lọc thông giải tần số 200kHz 94 4.2.4 Mạch giải tần 50kHz/200kHz Chơng - khối nguồn 95 97 5.1 Mạch chuyển đổi AC/DC-DC 97 5.2 Mạch chuyển đổi DC-12VDC 97 5.3 Mạch chuyển đổi 12VDC-5VDC 98 5.4 Mạch chuyển đổi DC-HVDC 99 kết luận kiến nghị 100 tài liệu tham khảo 101 Phụ lục: Bản vẽ thiết kế mạch chức 102 Danh mục ký hiệu, chữ viết tắt ASIC Application Specific Standard Product CPLD Complex Programmable logic Deviecs DCM Digital Clock Manager DP Duty Factor DSC Digital Signal Controller DSP Digital Signal Processing FIFO First In First Out FPGA Field Programmable Gate Array HDL Hardward Discription Languages MIPs Mega Instruction Per second OFDM Orthogonal Frequency Division Modulation PD Pulse Duration PLD Programmable Logic Devices PMCD Phase Matched Clock Divider PRF Pulse Repetition Frequency PROM Programmable Read Only Memory SPL Spatial Pulse Length SPLD Simple Programmable Logic Devices VHDL VHSIC Very high speed intergrate circuit Hardware Description Language Very High Speed Intergrated Circuit danh mục bảng Trang Bảng 2.1 Linh kiện Cyclone FPGA 43 Bảng 2.2 Linh kiện Stratix FPGA 44 Bảng 2.3 Các thiết bị FPGA dòng Vitex 45 Bảng 2.4 Linh kiện Spartan-3/3L FPGA 45 Bảng 3.1 Bảng mã tơng ứng với ký tự hiển thị 59 Bảng 3.2 Bảng mã lệnh điểu khiển LCD 59 10 danh mục hình vẽ, đồ thị Trang Hình Mô công nghệ đo sâu, dò cá Hình Mô hình hệ thống quét địa hình đáy biển dùng thiết bị Multibeam 13 14 Hình Mô hình hệ thống định vị ngầm 15 Hình 1.1 Cấu trúc đầu dò 20 Hình 2.1 Lợc đồ dòng PIC Microchip 32 Hình 2.2 Kiến trúc Harvard kiến trúc von-Neumann 33 Hình 2.3 Sơ đồ khối PIC 16F84A 33 Hình 2.4 Sơ đồ vòng lệnh vi điều khiển PIC 33 Hình 3.1 Khối điều khiển thị LCD giao tiếp phím 58 Hình 3.2 Màn hình hiển thị LCD16x2(44780) 58 Hình 3.3 Mạch Điều khiển-Tính toán độ sâu 68 Hình 3.4 Mạch Xử lý liệu 73 Hình 3.5 Mạch thu thập liệu định vị 79 Hình 3.6 Mạch truyền liệu định vị, liệu đo sâu 81 Hình 4.1 Cảm biến siêu âm dùng không khí 84 Hình 4.2 Transducer đo sâu, dò cá 85 Hình 4.3 Multibeam Transducer 86 Hình 4.4 Định vị ngầm 87 Hình 4.5 Góc mở tín hiệu siêu âm ứng với tần số 88 Hình 4.6 Mạch điều khiển tín hiệu phát 89 Hình 4.7 Khuyếch đại công suất phát 91 Hình 4.8 Mạch lọc thông giải MFB 92 11 Hình 4.9 Mạch lọc thông dải tần số 50kHz 93 Hình 4.10 Đặc tuyến vào/ra lọc 50kHz 94 Hình 4.11 Mạch lọc thông dải tần số 200kHz 94 Hình 4.12 Đặc tuyến vào/ra lọc 200kHz 95 Hình 4.13 Mạch giải tần 50kHz/200kHz 96 Hình 5.1 Mạch chuyển đổi điện áp AC/DC-DC 97 Hình 5.2 Mạch chuyển đổi điện áp DC-12VDC 98 Hình 5.3 Mạch chuyển đổi điện áp 12VDC-5VDC 98 Hình 5.4 Mạch chuyển đổi D-HVDC 99 88 Để thuận lợi việc nghiên cứu em lựa chọn sử dụng Transducer 5205PSD hãng FURUNO Thông số kỹ thuật chính: Công suất: 600W Tần số phát: 50kHz/200kHz Góc mở: 46/10 (minh hoạ hình 5.5) Hình 4.5 Góc mở tín hiệu siêu âm ứng với tần số 4.2 Mạch Điều chế - Giải điều chế tín hiệu điện Chức mạch điều khiển tín hiệu điện có tần số tần số phát Transducer, đồng thời nhận tín hiệu điện phản hồi từ Transducer Khối gồm mạch chức năng: Mạch điều khiển tín hiệu phát; Mạch khuyếch đại công suất phát; Mạch lọc; Mạch giải tần 4.2.1 Mạch điều khiển tín hiệu phát Mạch em sử dụng vi điều khiển PIC 16F84A, cổng RB0-RB7 nhận tín hiệu điều khiển từ khối xử lý trung tâm Gồm tín hiệu điều khiển độ rộng bó xung phát, khoảng thời gian đợi hai bó xung, tần số phát (50kHz/200kHz) 89 Hình 4.6 Mạch điều khiển tín hiệu phát Bảng mã sử dụng cho vi điều khiển thực chức nh sau: #include #include #include #fuses XT,NOWDT,NOPROTECT #use delay(clock=16000000) #byte TRISA=0x85 #byte TRISB=0x86 #byte PORTA=0x05 #byte PORTB=0x06 #byte vData=0x0C #bit TONE=vData.6 #define TX PIN_A0 #define TX_EN PIN_A1 #define RX_EN PIN_A2 #define RX_SEL PIN_A3 #define TXC_EN PIN_A4 byte To, wTime; // -#INT_EXT //Interrupt Process void Int_Pro(void) { byte vTo,vwTime; 90 output_low (TX); // Stop Transmitting output_low(TX_EN); vData=PORTB; vTo=vData&0b00111000; // vData time transmitting To=vTo*20+50; vwTime=vData&0b00000111; // vData time waiting for echo wTime=vwTime*20+100; return; } // -void Tone_50 (int t) //Transmit 50kHz signal { int i; output_high(TX_EN); for(i=0; i