2.3.3.1. Vitex
Dòng Vitex-FPGA đ−ợc giới thiệu từ năm 1998, sản xuất trên công nghệ xử lý 0.22um-2,5V. Đến năm 1999 cải tiến theo công nghệ 0.18um-1,8V. Tích hợp từ 50K đến 1M cổng logic, tốc độ hoạt động lên tới 200MHz, t−ơng thích với giao tiếp PCI 66MHz. Với giao diện tốc độ cao có thể ứng dụng với 16 chuẩn giao tiếp tốc độ cao, có thể kết nối trực tiếp với ZBT RAM.
Bảng 2.3. Các thiết bị FPGA dòng Vitex
Device System Gates CLB Array Logic Cells Maximum Available I/O Block RAM Bits Maximum SelectRAM+™ Bits XCV50 57,906 16x24 1,728 180 32,768 24,576 XCV100 108,904 20x30 2,700 180 40,960 38,400 XCV150 164,674 24x36 3,888 260 49,152 55,296 XCV200 236,666 28x42 5,292 284 57,344 75,264 XCV300 322,970 32x48 6,912 316 65,536 98,304 XCV400 468,252 40x60 10,800 404 81,920 153,600 XCV600 661,111 48x72 15,552 512 98,304 221,184 XCV800 888,439 56x84 21,168 512 114,688 301,056 XCV100 1,124,022 64x96 27,648 512 131,072 393,216 2.3.3.2. Spartan-3/3L
Tích hợp từ 50K đến 5M cổng hệ thống, 784 chân I/O, tốc độ thu phát dữ liệu 622Mb/s, mức tín hiệu từ 1,14V đến 3,45V, t−ơng thích với DDR SDRAM với tốc độ 333Mb/s, 4 bộ DCM, 520Kb Dist RAM, 1872K block RAM, 104 bộ nhân 18x18.
Bảng 2.4. Linh kiện Spartan-3/3L FPGA
Spartan-3 Device XC 3S50 XC 3S200 XC 3S400 XC 3S1000 XC 3S1500 XC 3S2000 XC 3S4000 XC 3S5000 System Gates 50K 200K 400K 1000K 1500K 2000K 4000K 5000K Logic Cells 1,728 4,320 8,064 17,280 29,952 46,080 62,208 74,880
18x18 Multipliers 4 12 16 24 32 40 96 104 Block RAM Bits 72K 216K 288K 432K 576K 720K 1,728K 1,872K Distributed RAM Bits 12K 30K 56K 120K 208K 320K 432K 520K DCMs 2 4 4 4 4 4 4 4 I/O Standards 24 24 24 24 24 24 24 24 2.4.Ngônngữ mô phỏng phần cứng VHDL
Hiện nay VHDL là một ngôn ngữ mô tả phần cứng đang đ−ợc sử dụng rất rộng rãi trong lĩnh vực thiêt kế điện tử số. Em xin giới thiệu về các −u điểm nổi bật của ph−ơng pháp thiết kế các hệ thống số sử dụng ngôn ngữ mô tả phần cứng HDL, giới thiệu về cấu trúc của VHDL.
2.4.1. Giới thiệu
Ngành công nghệ chế tạo phần cứng luôn có những đột phá không ngừng. Từ các mạch điện đơn giản đến các mạch số, mạch tích hợp, kiến trúc mạch trở nên ngày một phức tạp hơn. Nhờ những −u điểm hơn hẳn so với các ph−ơng pháp phân tích, mô hình hoá, thiết kế mạch số kiểu truyền thống mà ph−ơng pháp sử dụng các ngôn ngữ mô phỏng phần cứng (HDL-Hard ware Decription Languages) đang trở thành một ph−ơng pháp thiết các hệ thống điện tử số phổ biến trên toàn thế giới. Em xin giới thiệu một loại ngôn ngữ mô phỏng phần cứng đó là VHDL ( Very high speed intergrate circuit Hardware Description Language), loại ngôn ngữ chủ yếu đ−ợc sử dụng để mô phỏng phần cứng trong công nghệ CPLD, FPGA, ASIC...
2.4.2. Những −u điểm của ph−ơng pháp thiết kế hệ thống số bằng ngôn
ngữ mô phỏng phần cứng (HDL)
vấn đề thiết kế mạch ngày càng trở nên phức tạp. Những ph−ơng pháp truyền thống nh− dùng ph−ơng pháp tối thiểu hoá hàm Bôlean hay dùng sơ đồ các phần tử không còn đáp ứng đ−ợc các yêu cầu đặt ra khi thiết kế. Nh−ợc điểm lớn nhất của các ph−ơng pháp này là chúng chỉ mô tả đ−ợc hệ thống d−ới dạng mạng nối các phần tử với nhau. Ng−ời thiết kế cần phải đi qua hai b−ớc thực hiện hoàn toàn thủ công: đó là chuyển từ các yêu cầu về chức năng của hệ thống sang biểu diễn theo dạng hàm Boolean, sau các b−ớc tối thiểu hoá hàm này ta lại phải chuyển từ hàm Bôlean sang sơ đồ mạch của hệ thống. Cũng t−ơng tự khi phân tích một hệ thống ng−ời phân tích cần phải phân tích sơ đồ mạch của hệ thống, rồi chuyển nó thành các hàm Boolean, sau đó mới lập lại các chức năng, hoạt động của hệ thống. Tất cả các b−ớc nói trên hoàn toàn phải thực hiện thủ công không có bất kỳ sự trợ giúp nào của máy tính. Ng−ời thiết kế chỉ có thể sử dụng máy tính làm công cụ hỗ trợ trong việc vẽ sơ đồ mạch của hệ thống và chuyển từ sơ đồ mạch sang công cụ tổng hợp mạch vật lý dùng công cụ Synthesis. Một nh−ợc điểm khác nữa của ph−ơng pháp thiết kế truyền thống là sự gi−ới hạn về độ phức tạp của hệ thống đ−ợc thiết kế. Ph−ơng pháp dùng hàm Boolean chỉ có thể dùng để thiết kế hệ thống lớn nhất biểu diễn bởi vài trăm hàm. Còn ph−ơng pháp dựa trên sơ đồ chỉ có thể dùng để thiết kế hệ thống lớn nhất chứa khoảng vài nghìn phần tử.
Ph−ơng pháp thiết kế, thử nghiện, phân tích các hệ thống số sử dụng các ngôn ngữ mô tả phần cứng nổi bật lên với các −u điểm hơn hẳn và sẽ dần thay thế các ph−ơng pháp truyền thống. Sự ra đời của ngôn ngữ mô phỏng phần cứng đã giải quyết đ−ợc rất nhiều nh−ợc điểm lớn của các ph−ơng pháp thiết kế tr−ớc đây: Nếu các ph−ơng pháp cũ đòi hỏi phải chuyển đổi từ mô tả hệ thống( các chỉ tiêu về chức năng) sang tập hợp các hàm logic bằng tay thì b−ớc chuyển đó hoàn toàn không cần thiết khi dùng HDL. Hầu hết các công cụ thiết kế dùng ngôn ngữ mô phỏng phần cứng đều cho phép sử dụng biểu đồ
trạng thái (finite-state-machine) cho các hệ thống tuần tự cũng nh− cho phép sử dụng bảng chân lý cho hệ thốngtổng hợp. Việc chuyển đổi từ các biểu đồ trạng thái và bảng chân lý sang mã ngôn ng− mô phỏng phần cứng đ−ợc thực hiện hoàn toàn tự động.
Nhờ tính dễ kiểm tra thử nghiệm heej thống trong suốt quá trình thiết kế mà ng−ời thiết kế có thể dễ dàng phát hiện các lỗi thiết kế ngay từ những giai đoạn đầu, giai đoạn ch−a đ−a vào sản xuất thử, do đó tiết kiệm đ−ợc l−ợng chi phí đáng kể bởi từ ý t−ởng thiết kế đến tạo ra sản phẩm đúngnh− mong muốn là một việc rất khó tránh khỏi những khó khăn, thát bại.
Khi mọi lĩnh vực khoa học đều phát triển không ngừng thì sự phức tạp của hệ thốnh điện tử cũng ngày một tăng theo và gần nh− không thể tiến hành thiết kế thủ công mà không có sự trợ giúp của các loại máy tính hiện đại. Ngày nay, ngôn ngữ mô tả phần cứng HDL đ−ợc dùng nhiều để thiết kế cho các thiết bị logic lập trình đ−ợc PLD từ loại đơn giản đến các loại phức tạp nh− ma trận cổng lập trình đ−ợc FPGA.