Ứng dụng FPGA cho tự động điều chỉnh trạm góc trong tối ưu mạng thông tin di động

Header Page of 126 BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC ĐÀ NẴNG NGUYỄN THỊ BÍCH THU ỨNG DỤNG FPGA CHO TỰ ĐỘNG ĐIỀU CHỈNH TRẠM GỐC TRONG TỐI ƯU MẠNG THÔNG TIN DI ĐỘNG Chuyên ngành Mã số : KỸ THUẬT ĐIỆN TỬ : 60.52.70 TÓM TẮT LUẬN VĂN THẠC SĨ KỸ THUẬT Đà Nẵng – Năm 2011 Footer Page of 126 Công trình ñược hoàn thành ĐẠI HỌC ĐÀ NẴNG Người hướng dẫn khoa học: CƯỜNG TS NGUYỄN VĂN Phản biện ………………………………………………… 1: Phản biện ……………………………………………… 2: Luận văn ñược bảo vệ Hội ñồng chấm Luận văn tốt nghiệp Thạc Sĩ Kỹ Thuật họp Đại học Đà Nẵng vào ngày … tháng 06 năm 2011 Có thể tìm hiểu luận văn tại: - Trung tâm Thông Tin – Học Liệu, Đại Học Đà Nẵng - Trung tâm Học Liệu, Đại Học Đà Nẵng Header Page of 126 MỞ ĐẦU Lí chọn ñề tài Trong năm gần ñây, lĩnh vực thông tin di ñộng nước ñã có bước phát triển vượt bậc sở hạ tầng lẫn chất lượng phục vụ Với phát triển nhiều nhà cung cấp dịch vụ viễn thông ñã tạo cạnh tranh nhà cung cấp dịch vụ Các nhà cung cấp dịch vụ liên tục ñưa sách khuyến mại, giảm giá ñã thu hút ñược nhiều khách hàng sử dụng dịch vụ Cùng với ñó, mức sống chung toàn xã hội ngày ñược nâng cao ñã khiến cho số lượng thuê bao sử dụng dịch vụ di ñộng tăng ñột biến năm gần ñây Vì việc mở rộng tối ưu mạng thông tin di ñộng vấn ñề cấp thiết Mở rộng mạng ñồng nghĩa với việc xuất thêm nhiều trạm gốc thông tin di ñộng Tuy nhiên, việc tối ưu phần cứng trạm gốc Kết hợp nghiên cứu lí thuyết nghiên cứu thực nghiệm ñiều khiển tự ñộng thông số tối ưu trạm gốc Field Programmable Gate Array (FPGA) Ý nghĩa khoa học thực tiễn ñề tài Đề tài ñã nêu ñược cấu trúc, nguyên lí làm việc trình tối ưu trạm gốc thông tin di ñộng Ngoài ra, ñề tài ñã thiết kế mô ñược hệ thống ñiều khiển tự ñộng thông số trạm gốc FPGA, ñưa phương pháp ñể tối ưu trạm gốc thông tin di ñộng Cấu trúc luận văn Luận văn ñược tổ chức sau: MỞ ĐẦU cứu, nêu lên mục tiêu ñề tài Chương quát lịch sử phát triển, cấu trúc ñặc nghệ hóa ñại hóa Trên ñây lý mà chọn ñiểm hệ thống thông tin di ñộng Tìm ñề tài: hiểu mạng thông tin di ñộng Việt Nam “ ỨNG DỤNG FPGA CHO TỰ ĐỘNG ĐIỀU CHỈNH ĐỘNG” xu hướng phát triển tương lai Chương trạm gốc thông tin di ñộng Tìm hiểu Mục ñích ñề tài nghiên cứu phương pháp thông số ảnh hưởng tới việc tối ưu nhằm tự ñông tối ưu hóa trạm gốc hệ thống thông tin di ñộng Đối tượng nghiên cứu phương pháp tối ưu trạm gốc hệ thống thông tin di ñộng Phương pháp nghiên cứu Footer Page of 126 VẤN ĐỀ TỐI ƯU TRẠM GỐC: trình bày cấu trúc, nguyên lí làm việc vai trò Mục ñích nghiên cứu Đối tượng phạm vi nghiên cứu TỔNG QUAN MẠNG THÔNG TIN DI ĐỘNG TẠI VIỆT NAM: Trình bày khái thực thủ công Điều thật không phù hợp với xu công TRẠM GỐC TRONG TỐI ƯU MẠNG THÔNG TIN DI Lý chọn ñề tài Xác ñịnh mục ñích nghiên trạm gốc Chương NGUYÊN LÝ ĐIỀU KHIỂN MỜ VÀ KIT FPGA VERTEX4: tìm hiểu khái quát lý thuyết, ưu ñiểm, ứng dụng nguyên lý ñiều khiển mờ kít FPGA Vertex4 Header Page of 126 Chương THIẾT KẾ HỆ THỐNG TỐI ƯU TRẠM Hệ thống thông tin di ñộng hệ 3G GỐC: thiết kế, xây dựng sơ ñồ khối hệ thống Hệ thống thông tin di ñộng 3,5G ñiều khiển thông số tối ưu trạm gốc Phát Hệ thống thông tin di ñộng 4G triển phần mềm ứng dụng ñể giao tiếp với hệ 1.3 Hệ thống thông tin di ñộng tổ ong bao gồm có phần thống Chương Cấu trúc hệ thống thông tin di ñộng THỰC HIỆN THIẾT KẾ TRÊN NỀN máy di ñộng MS, hệ thống trạm gốc BSS, hệ thống chuyển mạch SS FPGA: thực sơ ñồ khối FPGA hệ thống khai thác bảo dưỡng OSS sơ ñồ trạng thái với ngôn ngữ Verilog Thực kiểm tra chức synthesize cho thiết kế môi trường ISE 10.1 Xilinx KẾT LUẬN VÀ KIẾN NGHỊ CHƯƠNG - TỔNG QUAN MẠNG THÔNG TIN DI ĐỘNG TẠI VIỆT NAM 1.1 Giới thiệu chương Hình 1.4 Mô hình hệ thống di ñộng Cellular Chương giới thiệu tổng quan lịch sử phát triển cấu trúc hệ thống thông tin ñộng Bên cạnh ñó khái 1.3.1 Máy di ñộng MS quát mạng thông tin di ñộng Việt Nam với ñời nhà 1.3.2 Hệ thống trạm gốc BSS mạng, trạng mạng xu hướng phát triển mạng thời 1.3.3 Hệ thống chuyển mạch SS gian tới 1.3.4 Khai thác bảo dưỡng OSS 1.2 Lịch sử phát triển hệ thống thông tin di ñộng 1.3.5 Giao diện vô tuyến truyền dẫn Hệ thống thông tin di ñộng xuất ñầu năm 1960 1.3.6 Khái niệm kênh giao diện vô tuyến : Mạng thông tin di ñộng Việt Nam Cho ñến hệ thống ñã phát triển chất lượng lẫn dung lượng 1.4 tốc ñộ nhằm ñáp ứng nhu cầu ngày cao người sử dụng 1.4.1 Sự ñời mạng di ñộng Việt Nam Hệ thống thông tin di ñộng hệ thứ (1G) Hệ thống thông tin di ñộng hệ thứ (2G) Hệ thống thông tin di ñộng hệ 2,5G Footer Page of 126 Hệ thống thông tin di ñộng xuất Việt Nam vào năm l991 Đến thị trường di ñộng phát triển mạng mẽ với nhà mạng: Header Page of 126 Mobifone, Vinaphone, Viettel, S-Fone, EVN-Telecom ,Vietnamobile, Beeline Ngoài xuất “mạng di ñộng ảo” ñó Đông Dương Telecom VTC Telecom 1.4.2 Hiện trạng hệ thống thông tin di ñộng Việt Nam Hiện mạng Vinaphone, Mobifone, Viettel mạng EVN Telecom ñã phát triển mạng 3G Bên cạnh ñó, VNPT ñã lắp ñặt thành công trạm BTS 4G công nghệ LTE Hà Nội ñược hệ thống trạm gốc BTS tối ưu Trong chương trình bày tổng quan cấu trúc, vai trò, nguyên lý hoạt ñộng trạm gốc thông số tối ưu trạm gốc 2.2 Cấu trúc trạm BTS Cấu trúc trạm BTS chia làm phần chính: 2.2.1 Nhà trạm 2.2.2 Hệ thống anten 2.2.3 Hệ trống truyền dẫn 2.2.4 Hệ thống bảo vệ 1.4.3 Quy hoạch băng tần di ñộng Việt Nam: Mỗi hệ thống thông tin di ñộng ñược cấp phát nhiều băng tần xác ñịnh 1.5 Xu hướng phát triển hệ thống thông tin di ñộng Việt Nam Xu hướng phát triển mạng thông tin di ñộng Việt Nam thời gian ñến phát triển công nghệ băng rộng di ñộng ña dịch vụ 1.6 Kết luận chương Trong chương ñã tìm hiểu kĩ lịch sử phát triển, Hình 2.1 Cấu trúc trạm BTS cấu trúc hệ thống thông tin di ñộng trạng xu hướng phát triển mạng thông tin di ñộng Việt Nam CHƯƠNG – VẤN ĐỀ TỐI ƯU TRẠM GỐC 2.1 Giới thiệu chương Tối ưu mạng thông tin di ñộng gồm yếu tố: 2.3 Nguyên lý hoạt ñộng trạm BTS Nguyên lý hoạt ñộng BTS dựa trình xử lý tín hiệu mà nhận ñược từ máy di ñộng MS từ BSC 2.3.1 Tín hiệu từ BSC gửi ñến • Tăng khả kết nối mạng 2.3.2 Tín hiệu thu từ máy di ñộng • Cải thiện chất lượng mạng 2.4 Khái niệm cell, site, cluster • Nâng cao dung lượng mạng 2.4.1 Cell Trong yếu tố yếu tố tăng khả kết nối mạng ñược ñặt lên hàng ñầu Để thực ñược ñiều ñó ñòi hỏi phải xây dựng Footer Page of 126 2.4.2 Site 2.4.3 Cluster Header Page of 126 10 2.5 Các thông số trạm gốc cần tối ưu η= 2.5.1 Dung lượng lưu lượng phục vụ (2.4) Trong ñó : i Lưu lượng (Traffic) η : hiệu suất sử dụng kênh (%) Lưu lượng ñược tính sau : A= Ac * 100 N C *t T Ac : lưu lượng ñáp ứng (Erl) (2.1) N : số kênh ñược sử dụng Nhận xét : Hiệu suất sử dụng kênh thấp Trong ñó : A : lưu lượng (Erlang) lượng tốt C : số gọi trung bình thời gian khảo sát 2.5.2 Mô hình truyền sóng t : thời gian trung bình gọi T : thời gian khảo sát ii Mức ñộ phục vụ (GoS) GoS nhỏ chất Việc chọn lựa mô hình truyền sóng phù hợp tối ưu chất lượng truyền sóng trạm BTS i Mô hình thống kê Hata : GoS xác ñịnh phần trăm số gọi không thành công thiếu tài nguyên tổng số gọi ñang cần ñấu nối ñồng thời iii Mô hình ERLANG B: Hình 2.16 Mô hình thống kê Hata Hình 2.15 Mức dộ phục vụ GoS Công thức Hata : • Mô hình Erlang B mô hình hệ thống thông tin hoạt ñộng theo kiểu tiêu hao iiii Hiệu suất sử dụng kênh Hiệu suất sử dụng kênh tỷ số lưu lượng ñáp ứng số kênh sử dụng Lp(urb ) = 69,55 + 26,16.logf – 13,82.log(hb) – a(hm) + [44,9 – 6,55log(hb)].logd (2.5) Trong ñó: Lp(urb) : suy hao ñường truyền ñối với ñô thị ñông dân [dB] f Footer Page of 126 Tại vùng ñô thị - urban : tần số sóng mang (150÷1500) MHz Header Page of 126 11 12 hb : chiều cao anten trạm gốc (30÷200) m Trong thông tin di ñộng Việt Nam ña số sử dụng hm : chiều cao anten máy di ñộng (1÷20) m anten ñịnh hướng có khả hạn chế nhiễu ñộ lợi lớn d : khoảng cách từ trạm gốc ñến máy di ñộng (1÷20) km anten ñẳng hướng Hệ số hiệu chỉnh anten a(hm) – phụ thuộc diện tích vùng phủ sóng : ii Độ tăng tiện ích anten Tùy thuộc vào lựa chọn vào anten chuẩn iii Công suất xạ ñẳng hướng tương ñương – EIRP Với thành phố diện tích nhỏ trung bình : a(hm) = (1,1.logf – 0,7).hm – (1,56.logf – 0,8) [dB] (2.6) PEIRP (W ) = Pt (W ) * 10(G− L ) / 10 Với thành phố diện tích lớn : a(hm) = 8,29(log1,54hm) - 1,1 [dB] f =300 MHz Tại vùng ngoại ô – suburban : Lp(sub) = Lp(urb) – 2*[log(f/28)]2 – 5,4 [dB] • (2.8) (2.9) Tại vùng nông thôn – rural (open country) : Lp(open) = Lp(urb) – 4,78(logf)2 + 18,33.logf – 40,94 [dB] (2.10) Mô hình Hata ñược sử dụng rộng rãi trường hợp ñặc biệt nhà cao tầng phải sử dụng Microcell với anten lắp ñặt mái nhà cần phải sử dụng mô hình khác ñược giới thiệu ii Mô hình COST231 iii Mô hình SAKAGAMIKUBOL 2.5.3 Anten Trong thông tin di ñộng, việc sử dụng anten thích hợp có vai trò quan trọng, ñịnh tới chất lượng hệ thống Sau ñây xét yếu tố kiểu loại, ñộ cao góc nghiêng anten i Kiểu anten Footer Page of 126 (2.13) Hay PEIRP (dB) = Pt (dB) − L + G (2.7) • EIRP ñược xác ñịnh công thức: (2.14) Trong ñó: PEIRP (dBm): công suất xạ ñẳng hướng tương ñương; Pt (dBm): tổng công suất máy phát; L (dB): tổng suy hao từ máy phát ñến anten G (dBi): ñộ tăng ích cực ñại anten iv Độ cao, góc phương vị góc ngẩng anten Các thông số quan trọng anten làm ảnh hưởng ñến vùng phủ sóng trạm gốc: • Độ cao • Góc phương vị • Góc ngẩng 2.5.4 Lựa chọn vị trí ñặt trạm Vị trí lắp ñặt trạm BTS phải ñảm bảo ñược vùng phủ dung lượng thuê bao phục vụ 2.6 Kết luận chương Trong chương ñã trình bày ñặc ñiểm, cấu trúc bản, vai trò thông số tối ưu trạm gốc thông tin di ñộng Header Page of 126 13 CHƯƠNG – NGUYÊN LÝ ĐIỀU KHIỂN MỜ VÀ KIT FPGA VERTEX 3.1 Giới thiệu chương Với mục ñích ứng dụng FPGA vào ñiều khiển tự ñộng trạm gốc, chương trình bày nguyên lý ñiều khiển mờ, kiến trúc 14 3.3 3.3.1 Tổng quan FPGA FPGA thiết bị bán dẫn bao gồm khối logic lập trình ñược gọi "Logic Block", kết nối khả trình 3.3.2 Kiến trúc FPGA Cấu trúc FPGA tổng quan bao gồm có FPGA, trình tự thiết kế FPGA giới thiệu kit FPGA Vertex 3.2 Công nghệ FPGA Tổng quan ñiều khiển mờ Khái niệm logic mờ ñược giáo sư L.A Zadeh ñưa lần ñầu tiên năm 1965, trường Đại học Berkeley, bang California - • Các khối logic (CLBs) • Hệ thống liên kết vào (IOB) • Các kết cấu hình ñược (programmable interconnect) Mỹ Từ ñó lý thuyết mờ ñã ñược phát triển ứng dụng rộng rãi 3.2.1 Khái niệm tập mờ liên 3.3.3 Quy trình thiết kế FPGA 3.2.2 Sự mờ hóa 3.2.3 Luật hợp thành 3.2.4 Giải mờ 3.2.5 Nguyên lý ñiều khiển mờ 3.4 • Yêu cầu thiết kế • Phân tích thiết kế • Kiểm tra thiết kế • Nạp thiết kế Giới thiệu kit FPGA Vertex Dòng Virtex4 gồm có loại LX, SX FX Tương ứng với loại ñược ứng dụng cho mục ñích riêng biệt Giới thiệu bo mạch DS-BD-V4LX25LC Board mạch DS-BD-V4LX25LC thường ñược dung ứng dụng truyền thông tốc ñộ cao, ứng dụng xử lý số tín hiệu, … Hình 3.1 Nguyên lý ñiều khiển mờ Điều khiển mờ ñược sử dụng luận văn trình xoay 3.5 Chương ñã trình bày tổng quan lý thuyết nguyên lý ñiều khiển mờ cấu trúc kit FPGA Vertex4 anten thiết lập thông số cell lân cận CHƯƠNG – THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN 3.2.6 Ứng dụng ñiều khiển mờ TRẠM GỐC THÔNG TIN DI ĐỘNG Nguyên lý ñiều khiển mở ñược ứng dụng nhiều lĩnh vực phương tiện giao thông, thiết bị sinh hoạt, … Footer Page of 126 Kết luận chương 4.1 Giới thiệu chương Header Page of 126 15 Sơ ñồ khối hệ thống ñiều khiển trạm gốc thông tin di ñộng 16 4.2.3 Phương pháp thu thập liệu vào ñược mô tả hình 4.1 Chương thực xây dựng khối chức hệ thống Thực chức kết nối với hệ thống OMC ñể lấy thông số cần thiết, chuyển ñịnh dạng tập tin cho phù hợp với yêu cầu chương trình 4.3 Khối giao tiếp 4.3.1 Chuẩn giao tiếp RS-232 4.3.2 RS-232 FPGA 4.3.3 RS-232 PC Hình 4.1 Sơ ñồ khối hệ thống ñiều khiển trạm gốc thông tin di ñộng 4.4 Khối xử lý trung tâm FPGA-V4 Được xây dựng ngôn ngữ HDL-Verilog kit FPGA Khối thu thập liệu ñầu vào XC4VLX25 với công cụ thiết kế Xilinx ISE 10.1 Khối xử lý trung Thực nhiệm vụ thu thập cung cấp liệu theo ñúng tâm thực chức ñiều khiển hoạt ñộng cell yêu cầu chương trình ñiều khiển Mục trình bày hai kiểu khu vực (tỉnh/ thành phố) Lưu ñồ thuật toán cho cell ñược liệu theo yêu cầu phương pháp thu thập liệu ñó thực hiên hình 4.6 4.2 4.2.1 Dữ liệu khởi tạo Thông tin ñồ, tọa ñộ ñặt trạm, thông tin góc ngẩng góc phương vị anten 4.2.2 Dữ liệu cập nhật Lưu lượng cells ñược cung cấp thông qua hệ thống OMC, dựa vào thông số máy phát số kênh lưu lượng ñược cấp phát cho chế ñộ thoại ñể tính hiệu suất sử dụng cells Hình 4.3 Dữ liệu cập nhật OMC Footer Page of 126 Hình 4.6 Lưu ñồ thuật toán ñiều khiển hoạt ñộng cho cell Header Page of 126 17 18 4.4.1 Sơ ñồ khối khối xử lý trung tâm 4.5.4 Điều chỉnh cứng Khối xử lý trung tâm ñược xây dựng FPGA gồm hai phần MCU ARRAY, thông qua core UART RS-232 Thông số cứng lựa chọn ñể thay ñổi góc ngẩng góc phương vị anten FPGA ñể giao tiếp với phần mềm thực máy tính mô tả hình 4.7 FPGA XC4VLX25 PC PROGRAM UART RS-232 UART RS-232 MCU ARRAY Hình 4.7 Khối xử lý trung tâm Hình 4.10 Chia tải cho cell 4.4.2 Khối MCU 4.4.3 Khối ARRAY 4.5 Khối xử lý ñiều khiển Là khối chuyển tiếp, nhận lệnh ñiều khiển từ khối xử lý trung tâm thực lệnh tương ứng Lệnh ñiều khiển ñược gửi ñến theo chu kỳ cập nhật giá trị lưu lượng hệ thống 4.5.1 Mô tả lệnh ñiều khiển Các lệnh ñiều khiển ñược mã hóa bít nhị phân • bít ñầu tiên mô tả trạng thái cell • bít mô tả phương pháp ñiều khiển • bít sau mô tả trạng thái HR 4.5.2 Điều chỉnh HR Tăng HR làm tăng hiệu suất sử dụng kênh, nhiên làm giảm chất lượng thoại Hiện nay, HR tăng tối ña 100% 4.5.3 Điều chỉnh mềm i Thay ñổi mức ưu tiên cell ii Giảm công suất phát cell Footer Page of 126 Hình 4.11 Thiết lập lại thông số cell lân cận Sau ñiều chỉnh góc phương vị, với góc này, cần phải khai báo lại thông số cell lân cận 4.6 Khối ñiều khiển ngõ hiển thị 4.6.1 Hiển thị ñồ Header Page 10 of 126 19 20 5.1 Giới thiệu chương Trong chương này, công việc thiết kế FPGA ñược trình bày từ trình xây ñựng sơ ñồ khối, xây dựng sơ ñồ trạng thái (FSM), xây dựng kiểm tra (Testbench) kết thiết kế qua tập tin log dạng sóng thể 5.2 Sơ ñồ khối Để thực thiết kế khối ñiều khiển trung tâm kit FPGA, bước ñầu tiên quan trọng thiếu xây dựng sơ Hình 4.12 Dữ liệu ñược tải lên ñồ ñồ khối kết nối khối chức 4.6.2 Hiển thị trường liệu Trường liệu mô tả thông số cell lưu lượng chúng Hình 4.13 Dữ liệu phân bố dạng lưới 4.7 Kết luận chương Chương ñã ñưa ñược phương pháp thiết kế hệ thống Hình 5.1 Sơ ñồ khối thực FPGA Gồm ba khối riêng biệt với ba chức khác nhau: 5.2.1 Khối UART ñiều khiển sử dụng vi mạch FPGA kết nối với phần mềm mô 5.2.2 Khối MCU chạy máy tính 5.2.3 Khối ARRAY CHƯƠNG – MÔ PHỎNG THIẾT KẾ TRÊN KIT FPGA-VIRTEX Footer Page 10 of 126 5.3 Thiết kế khối UART 5.3.1 Sơ ñồ khối UART Header Page 11 of 126 21 5.3.2 Mô tả chân vào ghi khối UART 5.3.3 Khối tạo tốc ñộ Baud 22 Hình 5.13 kết mô dạng sóng trình ñọc ghi cell Quá trình thực qua chu kì 5.3.4 Khối TX_BLK, RX_BLK - Chu kì thứ thực ghi giá trị TU 5.3.5 Mô khối UART - Chu kì thứ hai thực tính toán giá trị HR 5.4 Thiết kế khối ARRAY - Chu kì thứ ba thực ñọc giá trị lệnh ñiều khiển 5.4.1 Sơ ñồ khối ARRAY Giá trị ñường O_DATA có giá trị ñúng chu kì thứ ba, hai 5.4.2 Mô tả chân vào khối ARRAY chu kì ñầu giá trị cũ Ngoài chu kì ñược thực hiện, tín hiệu 5.4.3 Khối giải mã trạng thái HiZ 5.4.4 Sơ ñồ trạng thái Cell Trạng thái ñược thay ñổi tùy thuộc giá trị TU Từ lưu ñồ thuật toán ñược trình bày mục 4.4, ta xây dựng sơ ñồ trạng thái cho cell hình 5.12 Hình 5.13 Dạng sóng mô hoạt ñộng cell 5.4.6 Kết Synthesize cho cell Kết Synthesize mô tả hình 5.15 với lỗi cảnh báo Với số lượng LUTs = 33 cho cell, tối ña FPGA XC4VLX25 chứa tối ña 651 cells Do ñó, ñể thực mô Hình 5.12 : Sơ ñồ trạng thái cell 5.4.5 Mô hoạt ñộng Cell • Xây dựng testbench • Kết mô Footer Page 11 of 126 cho ñề tài, ta sử dụng phần khối cell ñể thực mô Header Page 12 of 126 23 24 5.5.4 Khối giao tiếp truyền TX Để ñơn giản cho việc truyền liệu từ MCU, khối TX thao tác ghi vào ghi phát liệu UART 5.5.5 Sơ ñồ trạng thái MCU Có 22 trạng thái khác trình làm việc MCU ñược chia làm bốn chu trình trạng thái làm việc ñộc lập Trong ñó, trạng thái IDLE ñiểm bắt ñầu hay kết thúc cho trình thay ñổi trạng thái i Sơ ñồ trạng thái thiết lập kết nối ii.Sơ ñồ trạng thái thiết lập giá trị ban ñầu Hình 5.15 Kết Synthesize cho cell iii Sơ ñồ trạng thái hoạt ñộng ñọc ghi 5.5 Thiết kế khối MCU iv Sơ ñồ trạng thái khởi ñộng lại 5.5.1 Sơ ñồ khối MCU Hình 5.11 mô tả sơ ñồ khối MCU với giao diện UART bên phải ARRAY bên Hình 5.16 Sơ ñồ khối MCU 5.5.2 Mô tả chân vào khối MCU 5.5.3 Khối giao tiếp nhận RX Để ñơn giản cho việc nhận liệu từ UART, có tín hiệu ngắt từ I_UART_INT, khối RX truy xuất vào ghi nhận liệu UART cập nhật giá trị vào ghi Rx_Data Footer Page 12 of 126 Hình 5.20 Sơ ñồ trạng thái khối MCU 5.5.6 Mô hoạt ñộng khối MCU • Xây dựng Testbench Header Page 13 of 126 25 Testbench phải kiểm tra ñược bốn chu trình làm việc khối MCU ñồng thời phải kiểm tra ñược việc thao tác • Kết mô Hình 5.21 dạng sóng mô trình thực chu trình, kết cho thấy khối MCU thực ñúng theo yêu cầu 26 Kết luận: Với kết ñạt ñược sau trình Synthesize, tài nguyên FPGA không bị vi phạm, tốc ñộ tối ña ñạt 200MHz 5.7 Kết luận chương Chương ñã thực thiết kế mô thành công khối xử lý trung tâm ñiều khiển hoạt ñộng 512 cells FPGA Với FPGA XC4VLX25 thực với 512 cells, ñó cần có FPGA khác mạnh ñể áp dụng rộng rãi thực tế KẾT LUẬN VÀ KIẾN NGHỊ Với kết ñã ñạt ñược trình làm luận văn ñã giải ñược toán thiết kế hệ thống ñiều khiển trạm gốc FPGA Đây toán thiết kế phức tạp, tương ñối khó Hình 5.21 Dạng sóng mô tả chu trình khối MCU 5.6 Kết thực FPGA Sau ñây kết thực thiết kế kit FPGA V4 với 512 ñang ñược nhiều nhà nghiên cứu giới quan tâm Việc ñiều khiển trạm gốc tối ưu hệ thống thông tin di ñộng ñược áp dụng cho tất nhà mạng Mobifone, Vinaphone, Viettel, … Thời gian ñến tiếp tục nghiên cứu thêm ñể cải thiện cells linh hoạt việc triển khai ñiều khiển thông số phần cứng, nghiên cứu ñưa hệ thống áp dụng vào thực tế nhà mạng Hình 5.23 Kết Synthesize với 512 cells Footer Page 13 of 126  ... ñiểm hệ thống thông tin di ñộng Tìm ñề tài: hiểu mạng thông tin di ñộng Việt Nam “ ỨNG DỤNG FPGA CHO TỰ ĐỘNG ĐIỀU CHỈNH ĐỘNG” xu hướng phát triển tương lai Chương trạm gốc thông tin di ñộng Tìm... Cấu trúc trạm BTS cấu trúc hệ thống thông tin di ñộng trạng xu hướng phát triển mạng thông tin di ñộng Việt Nam CHƯƠNG – VẤN ĐỀ TỐI ƯU TRẠM GỐC 2.1 Giới thiệu chương Tối ưu mạng thông tin di ñộng... cứu phương pháp thông số ảnh hưởng tới việc tối ưu nhằm tự ñông tối ưu hóa trạm gốc hệ thống thông tin di ñộng Đối tượng nghiên cứu phương pháp tối ưu trạm gốc hệ thống thông tin di ñộng Phương