Giáo trình bài tập kts2 ch4 hazards

Chương HỆ TUẦN TỰ KHÔNG ĐỒNG BỘ Phân loại mạch logic Mô hình hệ tổ hợp Mô hình hệ Chế độ làm việc • Để cho hệ không đồng hoạt động đúng, người ta phải giới hạn làm việc chế độ (fundamental mode) chế độ xung (pulse mode) • Chế độ bản: tín hiệu vào từ thay đổi thời điểm từ sang từ sang 0, mạch phải điều kiện ổn định (tất tín hiệu mạch phải ổn định; nghĩa chúng phải đạt giá trị xác lập) xảy thay đổi tín hiệu vào • Chế độ xung: Thí dụ: xung dương xung dương, thay đổi từ sang trở tạo tín hiệu vào từ bên ngoài, biểu thị kiện định Mạch phải điều kiện ổn định xung xảy Chế độ hệ không đồng • Chú ý: Mạch phải ổn định trước kiện định lần có tín hiệu vào từ thay đổi từ sang từ sang Chế độ xung hệ không đồng Chú ý: Mạch phải ổn định trước kiện định lần có tín hiệu vào từ tạo xung dương Mục tiêu • Thiết kế hệ không đồng khó hệ đồng vấn đề định • Với hệ đồng xung nhịp giải vấn đề định • Với hệ không đồng phải cần kỹ thuật thiết kế đặc biệt để khử vấn đề định có từ trì hoãn không qua đường dẫn khác hệ • Để đơn giản hóa phân tích thiết kế, ta giả sử hệ không đồng ta làm việc chế độ 3.1 PHÂN TÍCH HỆ TUẦN TỰ KHÔNG ĐỒNG BỘ 3.1 PHÂN TÍCH HỆ TUẦN TỰ KHÔNG ĐỒNG BỘ 3.1.1 Phân tích hệ không đồng với flipflop SR 3.1.2 Phân tích hệ cổng không đồng 3.1.3 Các điều kiện chạy đua lặp vòng 3.3.2 Gán trạng thái cho bảng hàng hàng Hình 3.27 Bảng hàng tổng quát giản đồ chuyển trạng thái Hình 3.28 (a) Gán trạng thái vạn cho bảng hàng (b) Bảng hàng mở rộng Hình 3.30 Bảng dòng với “don’t care” 3.3.3 Các phép gán trạng thái có hàng chung (Shared-Row assignments) Hình 3.31 Các chuyển trạng thái liệt kê bảng hình 3.31(b) hàm ý trạng thái tập kế cận sau phải đặt chuỗi ô kế cận: Cột 00: (a, c, e) (b, d) Cột 01: (a, b) (c, d, f) Cột 11: (b, c, f) (a, d, e) Cột 10: (a, c, d) (e, f) Hình 3.33 Bảng mở rộng bảng hình 3.31(a) dùng phép gán hình 3.32(b) 3.3.4 Hoàn tất bảng Hoàn tất bảng Hoàn tất bảng (tt) Tóm tắt thủ tục thiết kế hệ không đồng Cho trước vấn đề, xác định quan hệ cần có biến vào Suy bảng dòng mà có trạng thái toàn phần ổn định hàng, xác định giá trị có liên quan với trạng thái toàn phần ổn định Rút gọn bảng dòng để có số hàng tối thiểu Việc thường thực bước Trước hết xác định trạng thái toàn phần tương đương tìm bảng dòng có số hàng tối thiểu Rồi hợp (gom, trộn) hàng bảng để tìm bảng rút gọn cuối Sơ đồ trộn hữu ích việc chọn hàng hợp Tìm phép gán trạng thái mà khử tất chạy đua tới hạn biến trạng thái Trong trình cần mở rộng bảng dòng cách thêm hàng Lập bảng chuyển trạng thái cách thay giá trị gán biến trạng thái cho trạng thái bảng dòng mở rộng Nếu sử dụng bảng giá trị Mealy, điền vào chỗ không xác định cần tránh độ thời bảng giá trị Vẽ bảng trạng thái kế bảng giá trị từ bảng chuyển trạng thái Nếu không sử dụng SR flipflop, tìm cài đặt hazard cho hàm trạng thái kế dùng cổng logic khã dụng Nếu không sử dụng SR flipflop, vẽ bảng giá trị vào flipflop tìm cài đặt “hazard 0” cho S R (nếu sử dụng SR flipflop cổng NAND, ngõ vào flipflop bù S R phải hazard 1) Tìm cài đặt hazard hàm Nếu có hazard tất yếu (essential hazard) bảng dòng, thêm trì hoãn (delay) đường hồi tiếp sửa đổi cấu trúc cổng để khử hazard tất yếu Kiểm tra lại thiết kế bạn cách kiểm tra thực nghiệm mô máy tính [...]... vào “delay” biểu diễn trạng thái kế của ngõ ra “delay” và trì hoãn với ngõ ra Q1 có ngõ vào là Q1+ • Sau khi đã đặt các biến trạng thái, ta lập được bảng dòng Hệ được mô tả bằng các phương trình sau: • Các phương trình này được điền trong các hình 3.10(b) và (d), và bảng dòng của hình 3.10(c) được tạo nên bằng cách thay thế mỗi tổ hợp các biến trạng thái bằng ký hiệu trạng thái Các ngõ vào khoanh tròn... S2=X1X2’ Phân tích bằng bảng chuyển trạng thái • Xây dựng bảng chuyển trạng thái (transition table): các trạng thái kế của flipflop là hàm của trạng thái hiện tại và các giá trị vào Với hình 3.5, các phương trình trạng thái kế là: • Mỗi cột trong bảng này tương ứng với tổ hợp cụ thể các giá trị của các biến vào, hoặc tương ứng với trạng thái vào (input state) • Mỗi hàng tương ứng với phép gán cụ thể với trạng... 01, 11, 10, 00 Z1Z2=01, 00, 10, 11, 01, 11, 10 Hình 3.9 Giản đồ định thì của hình 3.5 3.1.2 Phân tích hệ cổng không đồng bộ Hình 3.10 Hệ không đồng bộ được xây dựng từ cổng • Để dễ phân tích, người ta tập trung tất cả các trì hoãn liên hệ với mỗi đường hồi tiếp vào một hộp được đánh nhãn “delay” Rồi ta liên hệ một biến trạng thái với mỗi ngõ ra “delay” Nếu ở một thời điểm cho trước, ngõ vào “delay”... sẽ gọi trạng thái của các flipflop là trạng thái nội (internal state) • Với mỗi trạng thái toàn phần trong phân tích hình 3.5, các giá trị ra và các giá trị vào flipflop được tính toán dùng các phương trình: • Đối với trạng thái toàn phần cho trước, trạng thái nội kế giống như trạng thái nội hiện tại, sẽ không xảy ra thay đổi trạng thái và ta nói rằng hệ ở trạng thái toàn phần ổn định (stable total... bản 3.2 THÀNH LẬP VÀ RÚT GỌN CÁC BẢNG DÒNG CƠ BẢN Cách thiết kế cho hệ không đồng bộ thì tương tự với cách thiết kế cho các hệ đồng bộ: – Xây dựng một bảng trạng thái (hay bảng dòng) từ phát biểu vấn đề /bài toán – Rút gọn bảng để có số hàng tối thiểu, thực hiện gán trạng thái (có thể tăng thêm hàng) – Cài đặt bảng dùng các phần tử logic thích hợp Tuy nhiên chi tiết của mỗi bước hơi khác đối với các hệ ... với ngõ Q1 có ngõ vào Q1+ • Sau đặt biến trạng thái, ta lập bảng dòng Hệ mô tả phương trình sau: • Các phương trình điền hình 3.10(b) (d), bảng dòng hình 3.10(c) tạo nên cách thay tổ hợp biến trạng... thái (transition table): trạng thái kế flipflop hàm trạng thái giá trị vào Với hình 3.5, phương trình trạng thái kế là: • Mỗi cột bảng tương ứng với tổ hợp cụ thể giá trị biến vào, tương ứng với... Phân tích hệ cổng không đồng Hình 3.10 Hệ không đồng xây dựng từ cổng • Để dễ phân tích, người ta tập trung tất trì hoãn liên hệ với đường hồi tiếp vào hộp đánh nhãn “delay” Rồi ta liên hệ biến