thuyết trình Pipelining and Parallel Processing môn FPGA

BÁO CÁO BÀI TẬP LỚN FPGA Đề tài: Pipelining and Parallel Processing Nhóm thực Nguyễn Hữu Đông – 41200797 Nguyễn Văn Đông – 41200800 Bành Đức Trí – 41204028 Nguyễn Viết Sỹ - 41203133 Nguyễn Quốc Huy - 41201379 3.1 GIỚI THIỆU Tạo dường ống làm giảm đường critical path, việc mang đến việc giảm tốc độ xung nhịp hay tần số lấy mẫu, hay làm giảm tiêu thụ công suất tần số Xử lý song song, nhiều ngõ tính toán chu kì xung clock Vì thế, hiệu tăng lên, tương tự việc tạo đường ống, việc làm giảm tiêu thụ công suất   Cho lọc FIR có dạng: Sơ đồ khối lọc này: 3.1 GIỚI THIỆU  Critical path hay thời gian tối thiểu cần có để xử lý mẫu giới hạn bới thời gian nhân (multiply) [T M] cộng (add) [TA]: Vì vậy, tần số lấy mẫu (fsampling) Dạng trực tiếp sử dụng thỏa mãn yêu cầu Tsample, vài ứng dụng thời gian thực với tốc độ ngõ vào lớn dạng không dùng Trong trường hợp đó, tạo đường ống xử lý song song dùng Tạo đường ống giảm critical path cách đặt chốt đường liệu (data path) Xử lý song song tăng tốc độ lấy mẫu cách chép phần cứng nhiều ngõ vào xử lý song song để đưa kết nhiều ngõ khoảng thời gian 3.2 TẠO ĐƯỜNG ỐNG TRONG BỘ LỌC FIR Việc thực tạo đường ống cho lọc FIR cách thêm vào chốt hình 3.2 TẠO ĐƯỜNG ỐNG TRONG BỘ LỌC FIR Lúc Critical path giảm từ TM + 2TA TM + TA Trong xếp cộng bên trái thực tính toán vòng lặp cộng bên phải tính toán vòng lặp trước, kết hệ thống đường ống trình bày bảng 1.Xung clock bị giới hạn bới đường dài chốt, hay đầu vào chốt, hay chốt ngõ ra, hay ngõ vào ngõ 2.Đường dài hay “critical path” làm giảm cách đặt chốt 3.Các chốt đặt ngang qua feed forward cutset đồ thị 3.2 TẠO ĐƯỜNG ỐNG TRONG BỘ LỌC FIR Để hiểu thêm ý thứ ta cần giới thiệu thêm định nghĩa: Cutset : cutset cạnh biểu đồ mà cạnh bị bỏ khỏi biểu đồ biểu đồ trở nên tách rời Feed-forward cutset : Cutset gọi feed-forward cutset liệu di chuyển hướng phía trước tất cạnh cutset Ví dụ, cutset dùng Fig3.3 feed-forward cutset Chúng ta tuỳ tiện đặt chốt feed-forward cutset lọc FIR mà không bị ảnh hưởng chức thuật toán 3.2.1 PHÁT TÁN DỮ LIỆU Critical path lọc 3-tap FIR làm giảm mà ko cần chốt tạo đường ống cách đổi chỗ cấu trúc Thuyết chuyển vị phát biểu sau: “Việc đảo hướng của tất cả các cạnh SFG và hoán đổi đầu vào – đầu không làm thay đổi chức của hệ thống” Bộ lọc 3-tap FIR được biểu diễn bằng SFG SFG lọc đảo ngược sơ đồ khối tương đương 3.2.1 PHÁT TÁN DỮ LIỆU Điều dẫn đến việc cấu trúc phát tán liệu nơi mà liệu không lưu trữ phát tán đến tất nhân lúc Chú ý ta có critical path TM + TA hình 3.4.1 ĐƯỜNG ỐNG CHO CÔNG SUẤT THẤP  Trễ truyền tiếp lọc pipelined cho: Cần ý chu kỳ xung clock, Tclk, thường xuyên set với độ trễ truyền tiếp tối đa, Tpd, mạch Bởi tốc độ xung clock trì cho hai lọc 3.13 3.14, phương trình bậc hai xem xét để tìm 3.4.2 XỬ LÝ SONG SONG CHO CÔNG SUẤT THẤP Trong hệ thống song song L đường, việc nạp tụ không thường xuyên thay đổi lúc tổng điện dung tăng lên L lần      Một tính công suất tiêu thụ tính công thức  Vì vậy, hệ thống pipelined, công suất tiêu thụ hệ thống L đường giảm yếu tố so với hệ thống ban đầu 3.4.3 KẾT HỢP ĐƯỜNG ỐNG VÀ XỬ LÝ SONG SONG  Hai kỹ thuật kết hợp công suất thấp Các nguyên tắc cũ, nói cách khác, đường ống làm giảm tụ nạp/xả chu kỳ xung clock xử lý song song tăng chu kì clock cho nạp/xả tụ ban đầu Trễ truyền tiếp loại sau: KẾT LUẬN Giải phương pháp hệ thống đường ống xử lý song song nội dung bối cảnh lọc số không đệ quy Cả hai phương pháp dùng tăng tần số lấy mẫu lọc Trong đường ống, choosrt đặt qua feed-forward cutsets SFG tính toán thời gian critical path giảm Trong xử lý song song, phần cứng hệ thống ban đầu chép kết hệ thống hệ thống song song MIMO Giải: [...]... và điều này dẫn đến, pipelining không con tăng tốc độ nữa Tại điểm này, pipelining có thể được kết hợp với xử lý song song để tăng thêm tốc độ của cấu trúc   3.4 PIPELINING AND PARALLEL PROCESSING FOR LOW POWER 2 lợi thể chính của việc sử dụng đường ống và xử lý song song: tốc độ nhanh hơn và công suất thấp Sử dụng đường ống và xử lý song song có thể tăng tốc độ lấy mẫu đã được trình bày Việc sử dụng... trễ truyền tiếp được tính: Trong đó Ccharge thể hiện mức nạp/xả của tụ trong 1 xung clock, tụ dọc theo critical path V0 điện áp cung cấp Vt điện áp ngưỡng K là hàm của thông số kỹ thuật 3.4 PIPELINING AND PARALLEL PROCESSING FOR LOW POWER  Việc tiêu thụ công suất của mạch CMOS có thể được ước lượng bằng cách dùng hàm dưới đây: Trong đó Ctotal thể hiện dung kháng tổng cộng trong mạch V0 là nguồn cung... MIMO Ví dụ, chuỗi số dưới đây miêu tả một hệ thống xử lý song song với 3 ngõ vào mỗi xung clock Cấu trúc khối trong bộ lọc 3 -parallel FIR được thể hiện 3.3.1 THIẾT KẾ MỘT HỆ THỐNG FIR SONG SONG  Chú ý rằng critical path của khối (block) hay hệ thống xử lý song song (parallel processing system) vẫn không thay đổi và tần số xung clock (Tclock) phải được thoả mãn 3.3.1 THIẾT KẾ MỘT HỆ THỐNG FIR SONG... FINE-GRAIN PIPELINING Cho TM = 10 (đơn vị thời gian – dvtg) và TA = 2 dvtg, và tần số xung clock mong muốn là (TM + TA)/2, cụ thể là 6 dvtg Trong trường hợp một bộ nhân bị chia thành 2 bộ nhỏ với thời gian xử lý lần lượt là 6 và 4 [dvtg] Bây giờ, bằng cách đặt các con chốt trên đường cutset nằm ngang băng qua các bộ nhân, tần số xung clock mong muốn sẽ có thể đạt được Cái này được gọi là fine-grain pipelining. .. SONG Hiện tại, câu hỏi nảy sinh là tại sao sử dụng xử lý song song trong khi có thể dùng đường ống tương đối tốt Tại sao lại muốn sao chép nhiều phần cứng? Câu trả lời nằm ở thực tế là có 1 giới hạn cho pipelining bị áp đặt do đầu vào và đầu ra cổ chai 3.3.1 THIẾT KẾ MỘT HỆ THỐNG FIR SONG SONG Ví dụ, nếu độ trễ của output-pad và input-pad cùng độ trễ của đường nối giữa 2 chip là 8 ns khi đó chu kì xung... Cần chú ý rằng chu kỳ xung clock, Tclk, thì thường xuyên được set bằng với độ trễ truyền tiếp tối đa, Tpd, trong mạch Bởi vì cùng tốc độ xung clock được duy trì cho cả hai bộ lọc 3.13 và 3.14, phương trình bậc hai dưới đây có thể được xem xét để tìm 3.4.2 XỬ LÝ SONG SONG CHO CÔNG SUẤT THẤP Trong hệ thống song song L đường, việc nạp của tụ không thường xuyên thay đổi trong lúc tổng điện dung được