Đề tài 15. Nghiên cứu tìm hiểu về vi mạch truyền tin nối tiếp USART 8251A (Universal SynchronousAsynchronous ReceiverTransmitter)

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CÔNG NGHỆ THÔNG TIN  BÀI TẬP LỚN ĐỀ TÀI : NGHIÊN CỨU TÌM HIỂU VỀ VI MẠCH TRUYỀN TIN NỐI TIẾP USART 8251A GIÁO VIÊN HƯỚNG DẪN : Th.S NGUYỄN THANH HẢI NHÓM THỰC HIỆN : NHÓM SINH VIÊN THỰC HIỆN : NGUYỄN VĂN CẢNH PHẠM VĂN NGUYÊN HÀN NGỌC QUÂN VŨ DUY QUANG PHẠM XUÂN TUẤN HÀ NỘI - 2016 Đề Tài Kiến Trúc Máy Tính Tên đề tài: Nghiên cứu tìm hiểu vi mạch truyền tin nối tiếp USART 8251A (Universal Synchronous-Asynchronous Receiver-Transmitter) Nội dung yêu cầu: Trình bày đặc điểm, chức tổng quát USART 8251A, sơ đồ chân, chức chân, sơ đồ khối, chức khối, ghi 8251A để thấy nguyên lý làm việc Lớp: Khoa học máy tính Khóa: 10 Nhóm 5: Nguyễn Văn Cảnh, Phạm Văn Nguyên , Hàn Ngọc Quân, Vũ Duy Quang, Phạm Xuân Tuấn Mục lục I.Đặc điểm USART-8251.…………………………………………3 II.Chức tổng quát USART-8251A…………………… … III.Sơ đồ nối chân USART-8251A……………………………… 1.Chức chân.……………………………………… IV.Sơ đồ khối USART-8251…………………………………… 1.Chức khối.………………………………………….7 V.Mô tả tín hiệu USART 8251A………….…………… VI Các ghi USART 8251A…………………… …………… 12 Các ghi điều khiển……………………….……….………… ….13 Thanh ghi trạng thái đường dây………………….………… ….16 Các ghi đệm………………………………… …………… 18 VII.Nguyên lý làm việc USART 8251A…………….……… ….19 Ӏ.Đặc điểm USART-8251 (Universal Synchronous/Asynchronous Receiver Transmitter)  USART-8251 mạch giao diện vào/ra khả lập trình hãng Intel CácӀ tính chủ yếu mạch bao gồm:  Hoạt động hai chế độ đồng không đồng - Chế độ đồng : Phát: 8251A bắt đầu phát liệu sau CPU nạp từ SYNC không tín hiệu để phát, ghi đệm phát trống mà CPU không nạp ký tự 8251A tự động thêm từ SYNC vào phát  Thu: Khi đồng thực từ bên trong, lệnh ENTER HUNT phải lập trình từ lệnh đầu tiên, việc khiến 8251A dò từ SYNC dòng liệu đến, sau dò USART chấm dứt chế độ HUNT máy thu tình trạng đồng hóa, chân SYNDET lên cao để báo cho μP biết  Hoạt động đồng với mã – bits, ký tự đồng nội từ bên ngoài, có chế độ đồng tự động  - Chế độ không đồng bộ:        Ở chế độ truyền bất đồng máy thu dò ngưng hoạt động tự động mà không cần điều khiển CPU Kết thúc liên lạc, TxD line trở trạng thái nghỉ.Trạng thái logic bit D0 (Tx Enable) cho phép máy truyền xong ký tự nạp vào ghi có lệnh dừng Hoạt động không đồng với mã – bits, hệ số xung nhịp 1, 16 64 lần tốc độ Baud, tạo ký tự tạm dừng; với 1, 1 bits Stop, phát lỗi bit Start ký tự Break (tạm dừng) Tốc độ truyền cực đại chế độ đồng 64K baud, chế độ cận đồng 19,2 K baud Hoạt động truyền nhận liệu song công, với hai đệm truyền nhận riêng biệt Phát lỗi truyền : chẵn lẻ, sai khung, overrun Hoạt động tương thích với vi xử lý họ Intel Tất tín hiệu vào tương thích logic TTL ӀӀ Chức tổng quát USART 8251  cấu hình chức mạch USART-8251 uyển chuyển nhờ thiết lập phần mềm Trong môi trường trao đổi liệu, giao diện nối tiếp thực việc biến đổi liệu song song hệ thống thành dạng liệu nối tiếp để gửi biến dạng liệu nối tiếp thu nhận thành liệu song song để CPU đọc vào Tất nhiên, thực công việc biến đổi, USART-8251 tự động bỏ thêm vào bit ký tự đồng chức kỹ thuật thu phát thông tin Chính nhờ vậy, giao diện CPU USART-8251 hoàn toàn minh bạch, đơn gửi hay nhận byte liệu  Truyền nối tiếp với liệu chuyển thành bit, sử dụng dây dẫn để truyền liệu., cách truyền nối tiếp thường sử dụng khoảng cách truyền xa, phải sử dụng dây dẫn nhập xuất liệu  Dạng biểu diễn song song sử dụng dây dẫn riêng rẽ bit truyền Ví dụ: Nếu hệ số sử dụng số 8-bit cần dây song song Chi phí tốn hơn, bù lại toàn bit truyền xung đồng hồ, tốc độ cực nhanh Cách chuyền song song thường truyền khoảng cách ngắn ví dụ thiết bị phòng từ máy tính sang máy in ӀӀӀ Sơ đồ nối chân USART 8521 D2 D3 RxD GND D4 D5 D6 D7 TxC WR CS CD RD RxRDY D1 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 D0 Vcc RxC RTS DTR DSR RESET LCK TxD TxEMPTY CTS SYNDET/BD TxRDY  USART 8251A chế tạo kỹ thuật NMOS có 28 chân, tốc độ truyền liệu lên tới 64 Kpbs Khác với 6402, 8251A tất liệu đến từ µP qua Bus liệu (Data Bus) nối với chân D7 - D0 1.Chức chân a Nhóm tín hiệu ghép nối với vi xử lý gồm: - CS (chân 11) nối với giải mã địa (A1 - An) để chọn hai ghi (A0 điều khiển trạng thái, A0 = đệm số liệu) - C/D (chân 12) nối với đường dây địa A0 để chọn hai cặp ghi - WR (chân 10) nối với đường dây WR vi xử lý - RD (chân13) nối với đường dây RD vi xử lý - CLK (chân 20) nối với đường dây CLK vi xử lý Reset (chân 21) nối với đường dây Reset vi xử lý - D0 - D7 (chân 27, 28, 1, 2, 5, 6, 7, 8) nối với đường dây số liệu D0-D7 vi xử lý b Nhóm tín hiệu ghép nối với Modem: - DTR (chân 24), RTS (chân 23) - DSR (chân22), CTS (chân 17) c Nhóm tín hiệu ghép nối với đường dây truyền - nhận khối ghép nối: - TxEMPTY (chân 18) ghi đệm truyền rỗng - TxD (chân 19) cho số liệu truyền - RxD (chân 3) cho số liệu nhận - TxRDY (chân 15) báo số liệu truyền sẵn sàng - RxRDY (chân 14) báo số liệu nhận sẵn sàng - Syn/Break : đồng bộ/ đứt dòng tin d Nhóm tín hiệu ghép nối với máy phát xung nhịp: - TxC : nhịp truyền - RxC : nhịp nhận IV Sơ đồ khối D0 - D7 RESET CLK C/D RD WR Bộ đệm bus liệu Bộ đệm truyền (P:S) Bộ điều khiển truyển Logic điều khiển đọc ghi TxD TxRDY TxE TxC CS Bộ đệm nhận (S:P) RxD DSR DTR CTS Các tín hiệu điều khiển Modem RTS Bộ điều khiển nhận RxRDY RxC SYNDET  Trong đó: CS : Chip Select - chọn vi mạch RD : Read - đọc WR : Write - ghi C/D : Control/Data - điều khiển/số liệu CLK : Clock - Nhịp D0-D7 : Data bus I/O - Bus liệu vào/ra TxC : Transmit Clock - Nhịp truyền RxC : Receiver Clock - Nhịp nhận RST : Reset - Xóa DTR : Data Terminal Ready - Số liệu TBĐC sẵn sàng DSR : Data Set Ready - Bộ số liệu sẵn sàng RTS : Request To Send - yêu cầu gởi CTS : Clear To Send - Xóa gởi TxD : Transmit Data - Số liệu truyền RxD : Receiver Data - Số liệu nhận TxRDY : Transmit Ready - Sẵn sàng truyền RxRDY : Receiver Ready - Sẵn sàng nhận TxEMTY : Transmit Register Emty - Thanh ghi truyền rỗng Syn/BRK : Synch / Break Detect - Đồng / phát đức đoạn tin 1.Chức khối: - Bộ đệm liệu Là đệm trạng thái hai chiều với độ rộng bits dùng làm giao diện CPU mạch 8251 Dữ liệu gửi hay nhận qua đệm thực lệnh INPut hay lệnh OUTput CPU Các từ lệnh (Command Word), từ điều khiển (Control Word) hay thông tin trạng thái chuyển qua đệm liệu Thanh ghi trạng thái lệnh (Command Status Register), ghi liệu (Data Out Register) ghi liệu vào (Data In Register) ghi độc lập kết nối BUS liệu hệ thống thông qua đệm liệu - Khối logic điều khiển đọc ghi Khối nhận tín hiệu cung cấp từ Bus điều khiển hệ thống tạo tín hiệu điều khiển cho toàn hoạt động 8251 - Khối điều khiển modem (Modem Control) Vi mạch 8251 có tập tín hiệu vào/ra sử dụng để đơn giản hoá việc phối ghép với MODEM Các tín hiệu khối chức điều khiển Modem tạo nhằm mục đích hoàn toàn tương thích với tín hiệu điều khiển trao đổi thông tin thông qua thiết bị Modem cần thiết Đó tín hiệu DSR (Data Set Ready), DTR (Data Terminal Ready), RTS (Request To Send), CTS (Clear To Send) - Bộ đệm truyền (Transmitter Buffer) Đệm phát tiếp nhận liệu song song từ đệm liệu, chuyển đổi thành chuỗi bits nối tiếp, chèn thêm ký tự bit thích hợp cần thiết kỹ thuật truyền tin gửi chuỗi bits đầu phát TxD theo sườn xuống xung nhịp phát TxC Khối phát bắt đầu công việc tín hiệu CTS = “0” dừng với trạng thái giữ nguyên TxE “0” hay CTS = “1” - Bộ điều khiển truyền (Transmitter Control) Khối điều khiển phát giám sát toàn hoạt động liên quan đến truyền liệu nối tiếp Khối có nhiệm vụ chấp nhận tạo tất cảc tín hiệu tương ứng để thực việc tuyền liệu - Bộ đệm nhận (Receiver Buffer) Đệm thu thu nhận liệu nối tiếp chuyển đổi thành liệu song song sau loại bỏ ký tự bit tương ứng sử dụng kỹ thuật thu phát thông tin Tín hiệu thu đưa qua chân RxD dịch chuyển vào ghi đệm thu theo sườn lên xung RxC - Bộ điều khiển nhận (Receiver Control) Khối có chức quản lý tất hoạt động liên quan đến nhận, bao gồm chức sau: + Ngăn chặn lỗi nhận liệu 8251, xác định mức thấp đường RxD trạng thái không sử dụng (điều kiện ngắt) hay trạng thái liệu thấp Trước bắt đầu nhận kí tự nối tiếp, mức phải có đường RxD sau tín hiệu Reset Sau nhận kiểm tra để phát bit thấp (Start bit) để xác định trạng thái bắt đầu nhận liệu Chức hoạt động chế độ cận đồng thực lần sau lần Reset + Ngăn chặn sai Start bit xung nhiễu tức thời, điều khiển nhận lấy mẫu start bit cạnh xuống xác nhận lại lần khoảng bit + Phát lỗi chẵn lẻ liệu nhận thiết lập bit thông báo lỗi tương ứng ghi trạng thái + Trong chế độ cận đồng phát lỗi sai khung không tìm thấy bit stop sau byte liệu vừa nhận V Mô tả tín hiệu 8251: - RESET: ngõ vào tác động mức cao để khởi động lại 8251, sau nhận tín hiệu 8251 trở trạng thái ban đầu cần phải lập trình lại từ lệnh Xung Reset cần kéo dài chu kỳ xung clock Ngoài từ lệnh khởi động lại cho 8251, chế độ khởi động mềm Tín hiệu nối tới RESET CPU để 8251 reset với toàn hệ thống - CLK (Clock): Là ngõ vào cung cấp xung nhịp định thời cho hoạt động cho khối bên 8251 Tín hiệu lấy từ tạo clock TTL Không có ngõ vào tác động phụ thuộc vào CLK, tần số xung đưa tới ngõ vào phải lớn 30 lần tốc độ truyền nhận *Các tín hiệu điều khiển chế độ hoạt động 8251 - WR (ghi): Ngõ vào tác động mức thấp, 8251 nhận tín hiệu từ bus điều khiển hệ thống để xác định chế độ CPU ghi liệu từ điều khiển tới 8251 - RD (đọc): Là ngõ vào tác động mức thấp nhận tín hiệu từ bus điều khiển hệ thống xác định chế độ CPU đọc liệu từ trạng thái từ 8251 - C/D: Ngõ vào tác động với tín hiệu RD WR để xác định tín hiệu ghi tới 8251 liệu hay từ điều khiển, liệu đọc từ 8251 liệu hay từ trạng thái Một đường địa nối tới ngõ vào, để xác định địa đọc ghi liệu, địa để đọc chi điều khiển - CS (Chip Select): Là ngõ vào tác động mức thấp chọn mạch 8251 Việc đọc ghi 8251 thực chọn mạch (CS=0) Khi CS=1 bus liệu treo lên trạng thái trở kháng cao tín hiệu RD, WR tác dụng Tín hiệu nối tới giải mã địa vào Các chế độ hoạt động 8251 tương ứng với tín hiệu điều khiển mô tả bảng sau: CS 0 0 CD 0 1 x x WR 1 x RD 1 x Chế độ CPU gi liệu tới 8251 CPU đọc liệu từ 8251 CPU ghi từ lệnh tới 8251 CPU đọc từ trạng thái từ 8251 Data bus trở kháng cao Không chọn mạch data bus trở kháng cao *Các tín hiệu điều khiển modem 8251 có loại tín hiệu tạo từ điều khiển modem để giao tiếp cách đơn giản với hầu hết loại modem Các tín hiệu tạo nhằm mục đích giao tiếp với modem sử dụng mục đích khác cần thiết - DSR (Data Set Ready): Là ngõ vào nối tới DSR modem Khi ngõ vào tác động, bit DSR ghi trạng thái tác động, CPU kiểm tra ngõ vào cách đọc từ trạng thái Ngõ vào sử dụng để kiểm tra trạng thái modem Modem tác động tín hiệu để thông báo tới CPU việc nối ghép hoàn chỉnh với đường điện thoại, sẵn sàng cho việc truyền liệu Các modem quay số tự động gửi tín hiệu tới CPU quay số thành công tới đầu cuối khác 10 - DTR (Data Terminal Ready): Là ngõ tác động mức thấp, tín hiệu lập xoá ghi liếu tới bit DTR từ lệnh lập trình cho 8251 Tín hiệu nối tới modem để điều khiển hoạt động modem CPU tác động tín hiệu khởi động xong 8251 để sẵn sàng truyền liệu với modem Một số modem thông báo trạng thái nối ghép với đường điện thoại tín hiệu tác động Một số modem không sử dụng tín hiệu Một số modem có công tắc để chuyển chế độ sử dụng không sử dụng tín hiệu - RTS (Request To Send): Là ngõ tác động mức thấp lập trình bit RTS từ lệnh lập trình cho 8251 Tín hiệu gửi tới modem để yêu cầu gửi liệu tới đường TxD Tín hiệu sử dụng kết hợp với CTS để điều khiển luồng liệu CPU modem Trong chế độ đồng tín hiệu sử dụng để điều khiển luồng tín hiệu modem - CTS (Clear to Send): Là ngõ vào tác động mức thấp cho phép 8251 truyền chuỗi liệu nối tiếp bit TxEnable từ lệnh Còn TxEnable = CTS =1 truyền 8251 truyền xong hết tất bit liệu có ghi lệnh TxDisable trước ngưng Tín hiệu từ modem gửi tới 8251 để thông báo sẵn sàng nhận liệu Trong chế độ đồng tín hiệu sử dụng điều khiển luồng thông tin modem *Các tín hiệu truyền liệu - TxD: (Transmit Data): Là ngõ sử dụng để truyền liệu nối tiếp từ 8251 thiết bị ngoại vi Dữ liệu song song đệm truyền dịch ngõ cạnh lên TxC - TxReady: (Transmitter Ready): Ngõ sử dụng thông báo cho CPU biết đệm truyền sẵn sàng nhận kí tự liệu Tín hiệu sử dụng ngắt CPU để yêu cầu CPU truyền tới 8251 byte liệu Tín hiệu bị che bit TxEnable, CPU kiểm tra trạng thái ngõ phần mềm lệnh đọc từ trạng thái 8251 kiểm tra bit TxREADY Ngõ tự động reset cạnh xuống tín hiệu WR\ (tức kí tự liệu nạp tới từ CPU) - TxEmpty: ( Transmitter Empty ): 8251 kí tự để gửi ra, TxEmpty tác động mức cao Nó reset nhận kí tự từ CPU (nếu đệm truyền cho phép) Ngoài truyền không cho phép ngõ mức cao TxEmpty sử dụng để thông báo kết thúc chế độ truyền, CPU hiểu cần phải chuyển đường truyền chế độ truyền nhận bán công Trong chế độ đồng mức cao ngõ thông báo kí tự liệu nạp tới, kí tự đồng bắt đầu dịch cách tự động 11 - TxC: (Transmitter Clock) ngõ vào cung cấp xung nhịp điều khiển tốc độ truyền kí tự Trong chế độ đồng tốc độ baud 1x tức tần số xung TxC Trong chế độ truyền cận đồng tốc độ baud truyền 1, 1/16, 1/64 lần tốc độ TxC tùy thuộc vào tốc độ lập trình 1x, 16x hay 64x Ví dụ: tốc độ baud 110 baud TxC = 110Hz chế độ 1x TxC = 1,72KHz chế độ 16x TxC = 7.04 KHz chế độ 64x Cạnh lên TxC dịch bit khỏi 8251  Lưu ý: Tốc độ Baud Rate tốc độ phải chọn theo quy chuẩn quốc tế, thông thường 300, 600, 1200, 2400, 4800, 9600, 19200 Baud, v.v…, số bất kỳ, nên việc tạo xung tần số cho RxC TxC thường sủ dụng thạch anh có tần số bội 16, bội 64 chuỗi số với độ xác cao, không sử dụng tuỳ tiện Hơn nữa, phần lớn hệ thống thu phát thông tin, tốc độ thu tốc độ phát nhau, dẫn đến tần số RxC TxC lấy chung từ tạo tốc độ Baud Rate Generator để đơn giản hoá phần giao diện *Các tín hiệu cho việc nhận liệu - RxD (Receiver Data): Là ngõ vào sử dụng cho việc nhận liệu nối tiếp từ bên vào 8251 Các bit liệu nối tiếp dịch vào đệm nhận cạnh lên RxC - RxRDY (Receiver Ready): Là ngõ tác động cao thị 8251 có liệu sẵn sàng để CPU đọc RxRDY sử dụng tín hiệu yêu cầu ngắt CPU, để CPU dừng công việc đọc liệu từ đệm nhận 8251 CPU kiểm tra trạng thái ngõ vào cách đọc từ trạng thái 8251 kiểm tra bit RxRDY Khi bit RxEnable từ lệnh không tác động RxRDY bị giữ trạng thái reset, chế độ cận đồng RxRDY thiết lập nhận lập trình cho phép hoạt động, Start bit gửi với kí tự nhận chuyển xong sang dạng song song đệm Trong chế độ đồng RxRDY thiết lập nhận cho phép hoạt động, kí tự liệu chuyển vào hoàn chỉnh ghi liệu Khi có kí tự truyền tới, mà kí tự cũ chưa đọc khỏi đệm xảy lỗi overrun, bit báo lỗi ghi trạng thái thiết lập kí tự cũ bị Nếu liệu bắt đầu đọc xảy việc truyền liệu bên lỗi overrun xảy tương tự - RxC (Receiver Clock): Ngõ vào nhận xung nhịp điều khiển tốc độ nhận liệu nối tiếp Trong chế độ đồng tốc độ baud 1x, tức với tần số RxC Trong chế 12 độ cận đồng tốc độ baud tùy thuộc vào chế độ chọn khởi động 8251 1x, 16x hay 64x truyền Ví dụ: với tốc độ nhận 300 baud thì:    chế độ 1x tần số RxC phải 300 Hz chế độ 16x tần số RxC phải 4800 Hz chế độ 64x tần số RxC phải 19.2 kHz Dữ liệu lấy mẫu vào cạnh lên RxC Chú ý: hầu hết hệ thống sử dụng 8251 để truyền liệu nối tiếp, 8251 xử lý hai hướng truyền nhận đường truyền bên (ví dụ đường dây điện thoại) Do tốc độ truyền nhận liệu thường TxC RxC lấy chung từ tạo xung nhịp - SYNDET (SYNC Detect/ BRKDET Break Detect): Tín hiệu sử dụng cho chức phát đồng SYNDET, sử dụng ngõ vào, ngõ tùy thuộc vào từ điều khiển lập trình cho 8251 Nó bị reset mức thấp có tín hiệu Reset chip Trong chế độ đồng tín hiệu ngõ ra, SYNDET tác động mức cao 8251 xác định kí tự đồng chế độ nhận Nếu 8251 lập trình chế độ có hai kí tự đồng (bi-sync) SYNDET tác động thời điểm bit cuối kí tự đồng thứ hai SYNDET tự động Reset đọc từ trạng thái Trong chế độ đồng tín hiệu ngõ vào, ngõ vào tác động mức cao để thông báo 8251 bắt đầu nhận liệu vào cạnh lên chu kỳ RxC Khi chế độ đồng lập trình chế độ đồng không hoạt động Trong chế độ truyền cận đồng tín hiệu mang chức BRKDET, tác động mức cao nhận phát hai bit thấp liên tiếp sau stop bit (Trong chế độ cận đồng khung liệu truyền bao gồm : Start bit, bit liệu, bit chẵn lẻ Stop bit) Phát ngắt đọc từ trạng thái 8251 Tín hiệu bị xóa reset chip, ngõ vào RxD trở mức cao VI Các ghi chip 8251A : Cũng CPU, Chip UART chứa đựng số ghi nhớ trong, có ba kiểu ghi: - Những ghi điều khiển: Chúng nhận lệnh từ CPU không tự động thay đổi trạng thái - Những ghi trạng thái: Chúng thông báo đến CPU xảy UART - Những ghi đệm: Chúng lưu giữ ký tự chuẩn bị phát chờ xử lý 13 Cách truy xuất ghi phụ thuộc vào cấu trúc máy tính mà UART cài đặt Trong trường hợp máy IBM PC, giá trị đặt vào bên ghi nghĩa dùng lệnh OUT từ chip CPU gởi đến địa tương ứng ghi tương tự, ghi truy xuất theo cách đọc nghĩa dùng lệnh IN với địa tương ứng Các ghi điều khiển: dùng để nhận thực lệnh từ CPU Có ghi điều khiển dùng để nhận lệnh từ CPU: a Thanh ghi điều khiển đường dây (Line Control Register) : Thanh ghi dùng để SET thông số liên lạc Mỗi bit ghi có ý nghĩa mô tả sau: Bit Ý nghĩa Hai bit dùng để xác định chiều dài từ Số bit Stop Cho phép kiểm tra chẳn lẻ Chọn kiểm tra chẳn lẻ Chọn bit chẳn lẻ Ngắt Bit truy xuất chốt số liệu Mô tả : - Bit : chiều dài từ sau : Bit 0 1 Bit 1 Số ký tự - Bit : Xác định số STOP bit Nếu Bit 0, Stop bit tạo Nếu bit 1, Stop bit tạo trừ chiều dài ký tự (tức bit bit 00), lúc tạo 1.5 Stop bit 14 - Bit 3, 4, bit lựa chọn kiểm tra chẵn lẻ (trong đồ án không sử dụng nên Set 0) - Bit : bit tạo lệnh ngắt, Set lên treo ngõ OUT mức logic (SPACING) SET trở lại (Bit không dùng nên luôn Set 0) - Bit : bit chốt số chia (DLAB : Division Latch Access Bit) phải SET lên truy xuất việc chốt số chia, tức lúc cài tốc độ truyền theo BAUD_RATE Khi SET trở 0, cho phép thao tác đọc ghi từ vùng đệm thu, vùng đệm phát ghi cho phép ngắt b Thanh ghi điều khiển modem: (Modem Control Register) Thanh ghi điều khiển tín hiệu bắt tay gởi từ UART Mỗi bit ghi mô tả sau : Bit Chữ viết tắt DTR RST OUT1 OUT2 LOOP Tên gọi Dữ liệu trạm cuối sẵn sàng Yêu cầu gởi Ngõ Ngõ Kiểm tra chế độ vòng lặp - Bit : thường dùng để SET ngõ DTR mức logic 0, cho phép thiết bị từ xa gởi tín hiệu đến SET trở mức logic yêu cầu thiết bị xa không gởi đến Trong đồ án ta sử dụng Bit để gởi mạch nhận dược tín hiệu gọi kết nối từ đối phương Lúc đó, phải Set lên để xem bắt tay phần cứng với đối phương - Bit 1,2,3,4 : không dùng nên set - Bit 5,6,7 : Set = c Thanh ghi cho phép ngắt : (Interrupt Enable Register ) Tám bit ghi cho phép kiểu điều khiển ngắt tác động lên "chip ngắt" ngõ INTRPT Khi RESET bit từ đến ghi này, ta bỏ kiểu ngắt hệ thống Khi SET bit từ đến 3, ta chọn kiểu ngắt cho phép Bit Kiểu ngắt 15 Cho phép ngắt để thu liệu Cho phép ngắt báo vùng đệm phát rỗng Cho phép ngắt báo trạng thái đường dây Cho phép ngắt báo trạng thái Modem Bằng Bằng Bằng Bằng d Thanh ghi chốt số chia BAUD_RATE: BAUD_RATE cài đặt phụ vào ghi mà số chúng phải chia xung nhịp 1.8432 MHz Kết cho tần số 16 lần BAUD_ RATE Hai ghi mang byte: byte chốt số chia có nghĩa thấp (LSB), byte chốt số chia có nghĩa cao (MSB) Những số chia dùng để tạo tốc độ theo BAUD_RATE khác BAUD_RATE 50 100 300 1200 2400 4800 9600 DECEMAL 2304 1152 384 96 48 24 12 HEX 900 480 180 60 30 18 0C MSB 0 0 LSB 00 80 80 60 30 18 0C Tốc độ dãy BAUD_RATE bảng cố định Những giá trị khoảng chúng tạo cách chọn số chia tương ứng Các ghi trạng thái: dùng để thông báo cho CPU biết trạng thái USART hay USART làm 16 Có ghi trạng thái tường trình đến CPU xảy vùng khác UART a Thanh ghi trạng thái đường dây: (Line Status Register) Tám bit ghi tường trình đến CPU thông tin trạng thái chuyển biến liệu Bit Chữ viết tắt DR OE PE FE BI THRE TSRE =0 Tên gọi Data set ready Overrun error Parity error Frame error Break interrup Transmitter hold register empty Tx shift register empty - Bit : Đây bit thông báo liệu thu sẵn sàng Nó SET lên ký tự vừa nhận chuyển vào bên ghi vùng đệm thu Bit Reset trở việc đọc liệu thu từ ghi đệm thu ghi mức lên - Bit : Bit thông báo lỗi tràn Nó thông báo liệu bên ghi đệm thu chưa đọc trước ký tự đến, phá hỏng ký tự trước - Bit : bit báo lỗi cực tính, thông báo thu ký tự không chẳn (hoặc lẻ) chọn Bit chọn lựa Bit chọn lựa chẳn lẻ ghi điều khiển đường dây - Bit : Là bit báo lỗi Frame, thông báo thu ký tự Stop bit - Bit : ngắt phần thu, Set lên ngõ vào thu liệu mức lâu thời gian chiều dài từ - Bit : Bit thông báo ghi đệm phát rỗng Nó báo cho điều khiển sẵn sàng nhận ký tự để phát Bit Set lên mức ký tự chuyển từ ghi lưu giữ phần phát Nó Set trở mức CPU nạp từ vào ghi lưu giữ phần phát 17 - Bit : Bit báo phần đệm phát rỗng Nó Set lên mà hai ghi đệm phát ghi dịch chuyển phần phát rỗng Nó Reset trở mức THR TSR chứa ký tự liệu - Bit : không dùng b Thanh ghi trạng thái Modem: (Modem Control Register) Thanh ghi cho thông tin trạng thái đường bắt tay Mô tả sau: Bit Tên Delta CTS Delta DSR TERI Delta RLSD T CTS DSR RI RLSD Ý nghĩa CTS bị thay đổi trạng thái DSR bị thay đổi trạng thái Đường dây đổ chuông đổi từ ON lên OFF Tín hiệu tách sóng bị thay đổi Ngõ vào xóa để gởi mức cao Ngõ vào liệu sẵn sàng mức cao Chỉ thị chuông mức cao Đường dây tách sóng mức cao c Thanh ghi đặc tính ngắt: (Interrupt Identification Register)  Thanh ghi cung cấp thông tin trạng thái hành ngắt phát  Bit Set lên ngắt gởi Khi bit mức 0, bit bit ngắt gởi theo bảng sau : Bit Mức ưu tiên Kiểu ngắt Nguyên nhân ngắt Reset lạo ngắt 0 - 0 - 1 Cao Trạng thái đường dây thu 0 Thứ hai Cho phép thu liệu - Lỗi tràn - Lỗi cực tính - Lỗi khung - Break interrup Cho phép thu liệu Đọc ghi trạng thái đường dây Đọc ghi đệm thu 18 0 0 Thứ ba Thanh ghi lưu giữ phần phát rỗng Thanh ghi lưu giữ phần phát rỗng Đọc IIR ghi vào ghi lưu giữ phần phát Thứ tư Trạng thái Modem - CTS - DSR - RI Đã nhận tin Đọc ghi trạng thái Modem Các ghi đệm: Kiểu ghi thứ UART ghi đệm, có hai ghi đệm: Thanh ghi lưu giữ phần phát (Transmitter Holding Register) ghi đệm thu (Receiver Buffer Register) a Thanh ghi đệm thu: Thanh ghi lưu giữ ký tự sau vừa nhận Mỗi lần đọc, ghi trạng thái đường dây thị vùng đệm thu rỗng nhận ký tự khác Nếu ký tự thứ hai nhận trước ký tự thứ đọc xong, lỗi tràn thông báo b Thanh ghi lưu giữ phần phát: Thanh ghi lưu giữ phần phát lưu lại ký tự để chuẩn bị phát Ký tự đặt vào chương trình người viết Thanh ghi trạng thái đường dây thông báo ký tự vừa phát Địa ghi chọn sau: Địa XF8 XF8 XF8 XF9 XF9 XFA XFB XFC XFD XFE Thanh ghi chọn Thanh ghi đệm phát Thanh ghi đệm thu Thanh ghi chốt số chia LSB Thanh ghichốt số chia MSB Thanh ghi cho phép ngắt Thanh ghi đặc tính ngắt Thanh ghi điều khiển đường dây Thanh ghi điều khiển modem Thanh ghi trạng thái đường dây Thanh ghi trạng thái modem 19 Trong : Chữ X dùng để chọn cổng COM1 COM2 X = dùng cho COM1, X = dùng cho COM2 VII.Vận hành nguyên lý làm việc USART 8251A Được mô tả qua bước: khởi động, phát ký tự thu ký tự -Khởi động 8251A   Reset chip Ghi vào ghi chọn chế độ byte (từ CPU) để chon giao thức mong muốn -Phát ký tự Để phát ký tự, bit TxEN ghi điều khiển phải logic chân CTS phải mức thấp:  Đợi chân TxRDY lên cao bit TxRDY ghi trang thái  Ghi ký tự cần phát vào ghi đệm phát  USART tự đông thêm bit start, stop, kiểm tra chắn lẻ Ký tự phát nối tiếp Trên đường TxD với bit LSB phát trước, bit dời có canh xuống xung đồng hồ TxC với vận tốc 1, 1/16, 1/64 tần số xung đồng hồ -Thu ký tự Để thu1 ký tự đông thời kiểm tra lỗi ký tự này, cần phải thực bước sau: Đợi chân RxRDY lên bit RxRDY ghi trang thái  Đọc trạng thái lỗi từ ghi trạng thái  Đọc ký tự từ ghi đệm thu  Reset trạng thái lỗi cách ghi bit ER=1 (D4) ghi command  Tốc độ phát thu bit đinh bời tần số xung clock đưa vào chân RXC/TxC chia theo hệ sô 1, 16 64 chọn từ chọn mode Hoạt động thư 8251A bắt đầu sau hiệu lực hóa bit start, liệu lấy mẫu có cạnh lên xung đồng hồ RxC 20 [...]... 8251 truyền chuỗi dữ liệu nối tiếp khi bit TxEnable trong từ lệnh bằng 1 Còn nếu TxEnable = 0 hoặc CTS =1 trong khi đang truyền thì 8251 sẽ truyền xong hết tất cả các bit dữ liệu hiện có và ghi lệnh TxDisable trước khi ngưng Tín hiệu này từ modem gửi tới 8251 để thông báo nó sẵn sàng nhận dữ liệu Trong chế độ đồng bộ tín hiệu này sử dụng điều khiển luồng thông tin giữa các modem *Các tín hiệu truyền. .. TxD: (Transmit Data): Là ngõ ra sử dụng để truyền dữ liệu nối tiếp từ 8251 ra ngoài thiết bị ngoại vi Dữ liệu song song tại bộ đệm truyền sẽ dịch lần lượt ra ngõ này tại mỗi cạnh lên của TxC - TxReady: (Transmitter Ready): Ngõ ra này sử dụng thông báo cho CPU biết bộ đệm truyền đã sẵn sàng nhận một kí tự dữ liệu Tín hiệu này có thể sử dụng ngắt CPU để yêu cầu CPU truyền tới 8251 một byte dữ liệu mới Tín... *Các tín hiệu cho vi c nhận dữ liệu - RxD (Receiver Data): Là ngõ vào sử dụng cho vi c nhận dữ liệu nối tiếp từ bên ngoài vào 8251 Các bit của dữ liệu nối tiếp sẽ lần lượt được dịch vào bộ đệm nhận ở mỗi cạnh lên của RxC - RxRDY (Receiver Ready): Là ngõ ra tác động cao chỉ thị 8251 có một dữ liệu sẵn sàng để CPU đọc RxRDY có thể sử dụng là tín hiệu yêu cầu ngắt CPU, để CPU dừng công vi c hiện tại đọc... ra, TxEmpty sẽ tác động mức cao Nó sẽ được reset khi nhận được một kí tự từ CPU (nếu bộ đệm truyền được cho phép) Ngoài ra khi bộ truyền không được cho phép ngõ ra này cũng ở mức cao TxEmpty có thể sử dụng để thông báo kết thúc một chế độ truyền, khi đó CPU sẽ hiểu cần phải chuyển đường truyền trong chế độ truyền nhận bán công Trong chế độ đồng bộ mức cao ở ngõ ra này thông báo không có kí tự dữ liệu... 16x hay 64x như khi truyền Ví dụ: với tốc độ nhận là 300 baud thì:    trong chế độ 1x tần số RxC phải là 300 Hz trong chế độ 16x tần số RxC phải là 4800 Hz trong chế độ 64x tần số RxC phải là 19.2 kHz Dữ liệu được lấy mẫu vào ở mỗi cạnh lên của RxC Chú ý: trong hầu hết các hệ thống sử dụng 8251 để truyền dữ liệu nối tiếp, 8251 sẽ xử lý cả hai hướng truyền và nhận trên một đường truyền bên ngoài (ví... trạng thái: dùng để thông báo cho CPU biết về trạng thái của USART hay USART đang làm gì 16 Có 3 thanh ghi trạng thái tường trình đến CPU những gì đang xảy ra ở những vùng khác nhau của UART a Thanh ghi trạng thái đường dây: (Line Status Register) Tám bit thanh ghi này tường trình đến CPU những thông tin trạng thái về sự chuyển biến dữ liệu Bit 0 1 2 3 4 5 6 7 Chữ vi t tắt DR OE PE FE BI THRE TSRE =0 Tên... vi t tắt DTR RST OUT1 OUT2 LOOP Tên gọi Dữ liệu trạm cuối sẵn sàng Yêu cầu gởi Ngõ ra 1 Ngõ ra 2 Kiểm tra chế độ vòng lặp - Bit 0 : thường dùng để SET ngõ ra DTR về mức logic 0, cho phép các thiết bị từ xa gởi tín hiệu đến chúng ta hoặc khi nó được SET trở về mức logic 1 yêu cầu thiết bị xa không gởi đến chúng ta nữa Trong đồ án này ta sử dụng Bit này để gởi ra mạch khi nhận dược tín hiệu gọi kết nối. .. liệu Khi có một kí tự mới truyền tới, mà kí tự cũ chưa được đọc ra khỏi bộ đệm sẽ xảy ra lỗi overrun, bit báo lỗi trong thanh ghi trạng thái được thiết lập và kí tự cũ sẽ bị mất Nếu dữ liệu bắt đầu đọc trong khi xảy ra vi c truyền dữ liệu bên trong thì lỗi overrun cũng xảy ra tương tự như trên - RxC (Receiver Clock): Ngõ vào nhận xung nhịp điều khiển tốc độ nhận dữ liệu nối tiếp Trong chế độ đồng bộ... trở về mức 0 khi CPU nạp một từ mới vào thanh ghi lưu giữ phần phát 17 - Bit 6 : Bit này cũng báo phần đệm phát rỗng Nó được Set lên 1 bất kỳ khi nào mà cả hai thanh ghi đệm phát và thanh ghi dịch chuyển phần phát đều rỗng Nó được Reset trở về mức 0 khi THR và TSR được chứa ký tự dữ liệu - Bit 7 : không dùng b Thanh ghi trạng thái Modem: (Modem Control Register) Thanh ghi này cho những thông tin về. .. trạng thái đường dây Thanh ghi trạng thái modem 19 Trong đó : Chữ X dùng để chọn cổng COM1 hoặc COM2 X = 3 dùng cho COM1, X = 2 dùng cho COM2 VII.Vận hành và nguyên lý làm vi c của USART 8251A Được mô tả qua các bước: khởi động, phát 1 ký tự và thu 1 ký tự -Khởi động 8251A   Reset chip Ghi vào thanh ghi chọn chế độ một byte (từ CPU) để chon giao thức mong muốn -Phát một ký tự Để phát một ký tự, bit TxEN