Đề tài 11. Nghiên cứu tìm hiểu về vi mạch định thời PIT – 82538254 (Programmable Interval Timer)

BÀI TẬP LỚN Môn: Kiến trúc máy tính Đề tài: Nghiên cứu tìm hiểu vi mạch định thời PIT – 8253/8254 (Programmable Interval Timer) Giáo viên hướng dân: Nhóm thực hiện: Lớp: Thành viên nhóm: Nguyễn văn viêt I Lời mở đầu Trong máy tính có nhiều phận riêng lẻ ghép nối lại với thành thể thống Mỗi phận có nhiệm vụ riêng biệt cách thức hoạt động khác Sau ta nghiên cứu tìm hiểu vi mạch định thời PIT – 8253/8254 (Programmable Interval Mạch định thời) Ta tìm hiểu theo ba phần sau: • Tổng quan, khái niệm, đặc điểm chức vi mạch định thời PIT 8253/ 8254 • Sơ đồ chân chức chân tín hiệu • Sơ đồ khối chức khối II Khái niệm vi mạch định thời PIT –8253/8254 Khái niệm Mạch định thời PIT – 8253/8254 mạch phụ quan trọng hệ vi xử lý Nó đáp ứng yêu cầu ứng dụng khác đếm thời gian, chia tần số, tạo dãy xung Được giới thiệu vào năm 1921, lúc đầu chúng thiết kế chủ yếu cho chíp vi xử lý 8080/8085 Intel, sau chúng sử dụng hệ thống x86 (Hoặc mạch tương đương nhúng vào chip lớn hơn) IBM tìm thấy tất đời máy tính Hiện nay, PIT không bao gồm chip riêng biệt máy tính x86 Thay vào đó, chức bao gồm phần chipset nam bo mạch chủ Trong số chipset đại, thay đổi hiển thị khác biệt thời gian đo lường việctruy cập vào Pit cách sử dụng không gian địa I / O x86 Đọc viết ghi PIT không gian địa I/O hoàn thành nhanh nhiều Bo mạch chủ bao gồm truy cập thông qua chi tiết cấu hình giao diện nguồn (ACPI), truy cập vào địa phương trình điều khiển ngắt nâng cao(APIC địa phương), kiện hẹn xác CPU cung cấp sở số lượt truy cập Time Stamp Counter (TSC) Đặc điểm chức a Đặc điểm - Có đếm 16 bit độc lập Mỗi đếm có tín hiệu xung clock riêng (8254 tương tự 8253 có thêm lệnh đọc ghi từ điều khiển CWR) - Cung cấp chế độ xung khác - Cho phép đọc lại giá trị đếm - Có thể đếm nhị phân BCD b Chức - Cập nhật đồng hồ hệ thống: đếm PIT phát tuần hoàn ngắt cứng qua IRQ0 8259 để CPU thay đổi đồng hồ hệ thống Bộ đếm hoạt động chế độ Ngõ vào cấp xung clock tần số 1.19318 MHz G0 = để đếm phép đếm Giá trị ban đầu nạp cho phép PIT phát xung xác với tần số:1.19318/65536 = 18.206Hz Cạnh dương xung tạo ngắt cứng 8259 Yêu cầu dẫn tới ngắt 08h để cập nhật đồng hổ hệ thống 18.206 lần giây - Làm tươi nhớ: PIT nối với chip DMAC dùng làm tươi nhớ DRAM Bộ đếm1 định kỳ kích hoạt kênh DMAC-8237A để tiến hành chu tr.nh đọc giả làm tươi nhớ Bộ nhớ hoạt động chế độ phát sóng vuông với giá trị nạp ban đầu 18 Do sóng vuông phát có tần số 1,19318 MHz/18 = 66288 Hz (chu kỳ 0.015s) Như sau 15 ms cạnh dương sóng vuông tạo chu kỳ đọc giả để làm tươi nhớ - Phát sóng âm với tần số biến đổi loa PC: Bộ đếm PIT dùng để phát sóng âm loa PC III Sơ đồ chân chức chân Sơ đồ chân Chức chân • D0 D7: chân bit liệu Các chân kết nối với bus liệu để CPU đọc gửi lệnh • CLK 0, CLK 1, CLK 2: Ngõ vào xung clock cho đếm • OUT 0,OUT 1, OUT 2: Ngõ đếm • GATE 0, GATE 1, GATE 2: Cho phép hay cấm đếm hoạt động ( =1: cho phép, =0: cấm) • GND: Chân tiếp đất • Vcc: Nhập điện áp nguồn • RD (đảo) ,WR (đảo) : Cho phép CPU đọc / ghi liệu từ / đến ghi 8253 • CS (đảo) : Tín hiệu chọn Chip • A0, A1: Giải mã chọn đếm hay ghi điều khiển, thường nối với bus địa CPU IV Sơ đồ khối chức khối Sơ đồ khối Chức khối Đệm dữ liệu: Bộ đệm bus liệu có ba chức bản: Chương trình chế độ 8253/54 Tải đăng ký số Đọc giá trị số Điều khiển đọc ghi: Đọc/ghi logic có tín hiệu: RD (đảo), WR (đảo), CS (đảo) dòng địa A0 A1 Trong chế độ I/O thiết bị ngoại vi, RD (đảo), WR (đảo) tín hiệu kết nối với I/OR I/OW, tương ứng Trong nhớ ánh xạ I/O, chúng kết nối với MEMR MEMW Địa đường A0 A1 CPU thường kết nối với dòng A0 A1 8253/54, CS (đảo) gắn với địa decoded Kiểm soát từ đăng ký đồng hồ lựa chọn theo tín hiệu dòng A0 A1 - Thanh ghi từ điều khiển: Đăng ký truy cập dòng A0 A1 logic Nó sử dụng để viết từ lệnh định số lượt truy cập sử dụng (nhị phân BCD), hoạt động đọc viết chế độ - Bộ đếm: Gồm khối có chức giống hệt hoạt động Số lượt truy cập bao gồm lần nhất, 16 bit, pre-settable, xuống số lượt truy cập Truy cập hoạt động hệ nhị phân hoặc BCD đầu vào, chân đầu cấu hình bởi việc lựa chọn chế độ lưu trữ đăng ký từ kiểm soát Bộ đếm hoạt động hoàn toàn độc lập Các lập trình viên đọc nội dung công tơ mà không làm phiền số thực tế trình 3 Thanh ghi PIT 8253 có tất chế độ đếm tùy thuộc vào giá trị ghi điều khiển Địa ghi PIT PC là: 4.Nguyên lý hoạt động Bảng phân phối hoạt động theo địa chỉ: Từ địa Nguyên lý hoạt động - Ba đếm đếm lùi 16 bit - Thanh ghi từ điều khiển đếm qui định chế độ làm việc cách nạp số đếm (nạp) - Đếm số xung đưa vào chân CLK - Điều khiển hoạt động đếm tín hiệu từ bên qua chân GATE GATE=1: cho phép đếm GATE=0: kết thúc trình đếm - Tín hiệu xung đầu OUT qui định: (tùy chế độ) OUT==0: bắt đầu trình đếm OUT=1: Kết thúc trình đếm (bộ đếm đạt tới 0) Chế độ 0-Xung ngắt quãng (Interrupt on Terminal Count): tín hiệu ngõ mức thấp đếm tràn chuyển lên mức cao Chế độ 1-Xung phát lần (Programmable Monoflop): tín hiệu ngõ chuyển xuống mức thấp cạnh âm xung clock chuyển lên mức cao đếm kết thúc Chế độ 2-Xung xung gai (Rate Generator): tín hiệu ngõ xuống mức thấp chu kỳ sau chuyển lên mức cao chu kỳ lại Chế độ 3-Xung xung vuông (Square-Wave Generator): tương tự chế độ xung ngõ sóng vuông giá trị đếm chẵn thêm chu kỳ mức cao giá trị đếm lẻ Khi GATE=1 đếm bắt đầu đếm ngược Sau nạp số đếm N đầu OUT sẽ: N chẵn: OUT=1 N/2 chu kỳ xung xung OUT=0 N/2 chu kỳ xung lại N lẻ: OUT=1 N+1/2 chu kỳ xung xung OUT=0 N-1/2 chu kỳ xung lại Chế độ 4-Xung kích mềm (Software-triggered Pulse): giống chế độ xung Gate không khởi động trình đếm mà đếm số đếm ban đầu nạp Ngõ mức cao để đếm xuống mức thấp chu kỳ xung đếm Sau đó, ngõ trở lại mức cao Chế độ 5-Xung kích cứng (Hardware-triggered Pulse): giống chế độ xung Gate không khởi động trình đếm mà khởi động cạnh dương xung clock ngõ vào Ngõ mức cao xuống mức thấp sau chu kỳ clock trình đếm kết thúc Tác động tín hiệu Gate V Kết luận -Trên đề tài mà nghiên cứu Sau tìm hiểu đề tài biết thêm kiến thức số loại vi mạch chip, thành phần CPU, cụ thể vi mạch định thời PIT-8253/8254 Tôi thấy kiến thức thú vị bổ ích cho sinh viên nghiên cứu kiến trúc máy tính -Song thời gian nghiên cứu sở kiến thức hạn chế, nên để hiểu rõ chất, nguyên lý, cấu tạo hoạt động thiết bị khó khăn sơ sài Mong bạn thầy thông cảm,cũng hi vọng với góp ý bạn thầy giáo hoàn thành đề tài tìm hiểu VI Danh mục tài liệu tham khảo  Tài liệu Cấu trúc máy tính & Hợp ngữ Nguyễn Mạnh Hoàng  Giáo trình vi xử lý Đại học viễn thông http://www.pci8255.net/8253%20data%20sheet.htm  http://en.wikipedia.org/wiki/Intel_8253  http://en.wikipedia.org/wiki/Programmable_interval_time r  Cùng số tài liệu mềm ( dính kèm file) [...]... Kết luận -Trên đây là đề tài mà tôi đã nghiên cứu Sau khi tìm hiểu về đề tài này tôi đã biết thêm được kiến thức về một số loại vi mạch và chip, thành phần trong CPU, và cụ thể là vi mạch định thời PIT- 8253/8254 Tôi thấy đây là kiến thức khá thú vị và bổ ích cho sinh vi n nghiên cứu về kiến trúc máy tính -Song do thời gian nghiên cứu cùng cơ sở kiến thức vẫn còn hạn chế, nên để hiểu rõ hơn bản chất,... giáo tôi sẽ hoàn thành đề tài tìm hiểu này của mình VI Danh mục các tài liệu tham khảo  Tài liệu Cấu trúc máy tính & Hợp ngữ Nguyễn Mạnh Hoàng  Giáo trình vi xử lý Đại học vi n thông http://www.pci8255.net/8253%20data%20sheet.htm  http://en.wikipedia.org/wiki/Intel_8253  http://en.wikipedia.org/wiki/Programmable _interval_ time r  Cùng 1 số tài liệu mềm ( đã dính...3 Thanh ghi PIT 8253 có tất cả 6 chế độ đếm tùy thuộc vào giá trị trong thanh ghi điều khiển Địa chỉ các thanh ghi của PIT đối với PC là: 4.Nguyên lý hoạt động Bảng phân phối hoạt động theo địa chỉ: Từ địa chỉ Nguyên lý hoạt động - Ba bộ đếm đều là các bộ đếm lùi 16 bit - Thanh ghi từ điều khiển của bộ đếm qui định chế độ làm vi c và cách nạp số đếm (nạp) - Đếm số xung... đếm GATE=0: kết thúc quá trình đếm - Tín hiệu xung trên đầu ra OUT qui định: (tùy chế độ) OUT==0: bắt đầu quá trình đếm OUT=1: Kết thúc quá trình đếm (bộ đếm đạt tới 0) Chế độ 0-Xung ngắt quãng (Interrupt on Terminal Count): tín hiệu ngõ ra ở mức thấp cho tới khi bộ đếm tràn thì sẽ chuyển lên mức cao Chế độ 1-Xung phát một lần (Programmable Monoflop): tín hiệu ngõ ra chuyển xuống mức thấp tại cạnh