câu hỏi và đáp án môn kiến trúc máy tính

KIẾN TRÚC MÁY TÍNH Câu hỏi 1.1: Kiến trúc máy tính ? Kiến trúc máy tính cấu thành từ thành phần ? .3 Câu hỏi 1.2: Nêu sơ đồ khối chức hệ thống máy tính Câu hỏi 1.3: Thanh ghi vi xử lý gì? Nêu chức đặc điểm ghi tích luỹ A Câu hỏi 1.4: Nêu chức đặc điểm đếm chương trình PC .5 Câu hỏi 1.5: Thanh ghi cờ (hay ghi trạng thái) vi xử lý có chức gì? Câu hỏi 1.6: Chế độ địa vi xử lý ? Mơ tả chế độ địa tức Cho ví dụ .7 Câu hỏi 1.7: Chế độ địa vi xử lý ? Mơ tả chế độ địa trực tiếp Cho ví dụ Câu hỏi 1.8: Chế độ địa vi xử lý ? Mơ tả chế độ địa gián tiếp qua ghi Cho ví dụ minh hoạ .8 Câu hỏi 1.9: Chế độ địa vi xử lý ? Mơ tả chế độ địa gián tiếp qua nhớ Cho ví dụ minh hoạ .8 Câu hỏi 1.10: Chế độ địa vi xử lý ? Mơ tả chế độ địa chỉ số Cho ví dụ minh hoạ Câu hỏi 1.11: Chế độ địa vi xử lý ? Mô tả chế độ địa tương đối Cho ví dụ minh hoạ Câu hỏi 1.12: Nêu phương thức trao đổi liệu CPU, cache nhớ 10 Câu hỏi 1.13: Nêu đặc điểm đĩa CD đĩa DVD .11 Câu hỏi 1.14: Nêu nguyên lý hoạt động chuột quang 12 Câu hỏi 2.1: Nêu sơ đồ khối chức chức thành phần hệ thống máy tính ? .13 Câu hỏi 2.2: Nêu sơ đồ đặc điểm kiến trúc máy tính von-Neumann 15 Câu hỏi 2.3: Nêu sơ đồ đặc điểm kiến trúc máy tính Harvard 16 Câu hỏi 2.4: Nêu sơ đồ khối tổng quát chu trình xử lý lệnh CPU 17 Câu hỏi 2.5: Nêu sơ đồ khối chức khối điều khiển (CU) khối tính tốn số học logic (ALU) 19 Câu hỏi 2.6: Lệnh máy tính ? … 20 Câu hỏi 2.7: Nêu dạng địa lệnh Cho ví dụ minh hoạ với dạng địa 21 Câu hỏi 2.8: Cơ chế xử lý xen kẽ dòng lệnh (ống lệnh – pipeline) ? 23 Câu hỏi 2.9: Nêu cấu trúc phân cấp hệ thống nhớ máy tính 24 Câu hỏi 2.10: Phân biệt nhớ RAM tĩnh RAM động 27 Câu hỏi 2.11: Bộ nhớ cache ? .29 Câu hỏi 2.12: So sánh chuẩn ghép nối ổ đĩa cứng IDE, SATA SCSI 31 Câu hỏi 2.13: Trình bày nguyên lý đọc thông tin đĩa CD 32 Câu hỏi 2.14: Nêu nguyên lý hoạt động máy in laser 33 Câu hỏi 2.15: Nêu nguyên lý tạo hình ảnh hình LCD 34 Câu hỏi 3.1: Nêu sơ đồ đặc điểm hai dạng kiến trúc cache : 35 Câu hỏi 3.2: So sánh phương pháp ánh xạ cache: 36 Câu hỏi 3.3: Nêu phương pháp đọc ghi sách thay dịng cache 38 Câu hỏi 3.4: RAID gì? 40 Câu hỏi 3.5: Nêu đặc điểm kiến trúc bus PCI PCI-Express 42 Câu hỏi 3.6: Cơ chế ống lệnh (pipeline) CPU thường gặp phải vấn đề gì? 43 Câu hỏi 3.7: Cơ chế ống lệnh (pipeline) CPU thường gặp phải vấn đề gì? 45 Câu hỏi 3.8: Cho đoạn chương trình sau (R1, R2 ghi): 47 Câu hỏi 3.9: Cho đoạn chương trình sau (R1, R2 ghi): 48 Câu hỏi 3.10: Cho dãy số nguyên gồm 10 phần tử lưu nhớ địa 1000 Viết chương trình sử dụng tập lệnh CPU tính: .49 Câu hỏi 1.5: Nêu chức phương thức hoạt động trỏ ngăn xếp SP (Stack Pointer) 50 Câu hỏi 1.14: Nêu phương pháp phân loại loại nhớ máy tính 51 Câu hỏi 1.15: Bộ nhớ ROM gì? Nếu đặc điểm nhớ ROM 52 Câu hỏi 1.16: Bộ nhớ RAM gì? Nếu đặc điểm nhớ RAM 52 Câu hỏi 1.18: Xung đột tài nguyên CPU pipeline gì? Nêu ví dụ 53 Câu hỏi 1.19: Xung đột liệu RAW CPU pipeline gì? Nêu ví dụ 54 Câu hỏi 1.20: Nêu loại nhớ theo kiểu đọc ghi theo chất liệu chế tạo 55 Câu hỏi 2.9: Vẽ sơ đồ cấu trúc phân cấp hệ thống nhớ máy tính Mơ tả đặc điểm thành phần cấu trúc phân cấp hệ thống nhớ máy tính Tại cấu trúc phân cấp hệ thống nhớ giúp tăng hiệu giảm giá thành sản xuất máy tính ? 56 Câu hỏi 2.10: Vẽ sơ đồ cấu tạo sở bít nhớ RAM tĩnh (SRAM) Nêu đặc điểm nhớ RAM tĩnh 58 Câu hỏi 2.11: Vẽ sơ đồ cấu tạo sở bít nhớ RAM động (DRAM) Nêu đặc điểm nhớ RAM động .59 Câu hỏi 2.12: Phân biệt nhớ RAM tĩnh RAM động Đánh giá ưu nhược điểm RAM động so với RAM tĩnh? .60 Câu hỏi 2.13: Trình bày khái niệm nhớ cache Nêu vai trị cache Giải thích hai ngun lý hoạt động cache 61 Câu hỏi 2.14: Mô tả phương pháp ánh xạ cache trực tiếp Nêu ưu nhược điểm 63 Câu hỏi 2.15: Mô tả phương pháp ánh xạ cache kết hợp đầy đủ Nêu ưu nhược điểm 65 Câu hỏi 2.16: Mô tả phương pháp ánh xạ cache tập kết hợp Nêu ưu nhược điểm .66 Câu hỏi 2.18: Tại nhớ cache thường chia thành nhiều mức? 67 Câu hỏi 2.17: Nêu phương pháp thay dòng cache Phương pháp cho hiệu suất cao sao? .68 Câu hỏi 2.19: Tại nhớ cache mức thường chia thành phần: I-Cache DCache? 68 ● Câu hỏi loại điểm Câu hỏi 1.1: Kiến trúc máy tính ? Kiến trúc máy tính cấu thành từ thành phần ? TL: Kiến trúc máy tính (Computer architecture) khoa học lựa chọn kết nối thành phần phần cứng máy tính nhằm đạt yêu cầu: - Hiệu năng/tốc độ (performance): nhanh - Chức (functionality): nhiều tính - Giá thành (cost): rẻ Kiến trúc máy tính hai khái niệm cơng nghệ máy tính KTMT bao gồm thành phần là: - Kiến trúc tập lệnh (Instruction set architecture – ISA) - Vi kiến trúc (micro-architecture) - Thiết kế hệ thống (System Design) Câu hỏi 1.2: Nêu sơ đồ khối chức hệ thống máy tính TL: Sơ đồ khối chức hệ thống máy tính hình bên: Trong đó: - Bộ xử lý trung tâm (CPU) - Bộ nhớ (Internal Memory): bao gồm: ROM RAM - Các thiết bị vào (Peripheral devices) - Bus hệ thống (system bus) Câu hỏi 1.3: Thanh ghi vi xử lý gì? Nêu chức đặc điểm ghi tích luỹ A TL: Thanh ghi (registers) nhớ bên CPU có đặc điểm kích thước nhỏ, tốc độ cao (bằng tốc độ CPU) có chức lưu trữ tạm thời lệnh liệu cho CPU xử lý Số lượng ghi tuỳ thuộc vào đời CPU, CPU cũ (80x86) có 16-32 ghi; CPU đại (Pentium Core Duo) có hàng trăm ghi; Kích thước ghi phụ thuộc vào thiết kế CPU Các kích thước thông dụng ghi 8, 16, 32, 64, 128 256 bit Thanh tích luỹ A ghi quan trọng hầu hết CPU Thanh ghi tích luỹ A có chức năng: - dùng để chứa toán hạng đầu vào - dùng để chứa kết đầu - sử dụng để trao đổi liệu với thiết bị vào Kích thước A kích thước từ xử lý CPU: 8, 16, 32 64 bit Câu hỏi 1.4: Nêu chức đặc điểm đếm chương trình PC TL: - Bộ đếm chương trình PC (Program Counter) trỏ lệnh (IP – Instruction Pointer) chứa địa ô nhớ chứa lệnh thực - PC chứa địa ô nhớ chứa lệnh chương trình kích hoạt nạp vào nhớ - Khi CPU thực xong lệnh, địa ô nhớ chứa lệnh nạp vào PC - Kích thước PC phụ thuộc vào thiết kế CPU Các kích thước thơng dụng 8, 16, 32 64 bit Câu hỏi 1.5: Thanh ghi cờ (hay ghi trạng thái) vi xử lý có chức gì? Nêu ý nghĩa cờ nhớ (C), cờ không (Z), cờ dấu (S) TL: Thanh ghi trạng thái (SR - Status Register) ghi cờ (FR – Flag Register) ghi đặc biệt CPU Mỗi bít FR lưu trạng thái kết phép tính ALU thực Hai loại bít cờ: Cờ trạng thái (CF, OF, AF, ZF, PF, SF) cờ điều khiển (IF, TF, DF) Các bít cờ thường sử dụng điều kiện lệnh rẽ nhánh để tạo logic chương trình Kích thước ghi FR phụ thuộc thiết kế CPU Ý nghĩa số cờ: ZF: Cờ Zero, ZF=1 kết quả=0 ZF=0 kết quả0 SF: Cờ dấu, SF=1 kết âm SF=0 kết dương CF: Cờ nhớ, CF=1 có nhớ/mượn, CF=0 trường hợp khác Câu hỏi 1.6: Chế độ địa vi xử lý ? Mơ tả chế độ địa tức Cho ví dụ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức tốn hạng lệnh, cho phép CPU kiểm tra dạng tìm tốn hạng lệnh Chế độ địa tức thì: chế độ địa tức thì, giá trị toán hạng nguồn (source operand) nằm sau mã lệnh, tốn hạng đích ghi địa nhớ Ví dụ: LOAD R1, #1000; R1 ← 1000; Nạp giá trị 1000 vào ghi R1 LOAD B, #500; M[B] ← 500; Nạp giá trị 500 vào ô nhớ B Câu hỏi 1.7: Chế độ địa vi xử lý ? Mơ tả chế độ địa trực tiếp Cho ví dụ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức tốn hạng lệnh, cho phép CPU kiểm tra dạng tìm tốn hạng lệnh Sử dụng để biểu diễn địa nhớ làm tốn hạng, tốn hạng cịn lại ghi địa nhớ; Ví dụ: LOAD R1, 1000; R1 ←M[1000] Nạp nội dung nhớ có địa 1000 vào ghi R1 Câu hỏi 1.8: Chế độ địa vi xử lý ? Mơ tả chế độ địa gián tiếp qua ghi Cho ví dụ minh hoạ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức toán hạng lệnh, cho phép CPU kiểm tra dạng tìm tốn hạng lệnh Trong chế độ địa gián tiếp qua ghi, ghi sử dụng để lưu địa toán hạng, toán hạng cịn lại hằng, ghi nhớ Ví dụ: LOAD Rj, (Ri); Rj ← M[Ri]; Nạp nội dung nhớ có địa lưu ghi Ri vào ghi Rj Câu hỏi 1.9: Chế độ địa vi xử lý ? Mơ tả chế độ địa gián tiếp qua nhớ Cho ví dụ minh hoạ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức tốn hạng lệnh, cho phép CPU kiểm tra dạng tìm tốn hạng lệnh Trong chế độ địa gián tiếp qua ô nhớ, ô nhớ sử dụng để lưu địa tốn hạng, tốn hạng cịn lại hằng, ghi ô nhớ Ví dụ: LOAD Ri, (1000); Ri ← M(M(1000)) Nạp nội dung nhớ có địa lưu nhớ 1000 vào ghi Ri Câu hỏi 1.10: Chế độ địa vi xử lý ? Mơ tả chế độ địa chỉ số Cho ví dụ minh hoạ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức toán hạng lệnh, cho phép CPU kiểm tra dạng tìm toán hạng lệnh Trong chế độ địa chỉ số, địa toán hạng tạo thành phép cộng ghi số (index register), tốn hạng cịn lại hằng, ghi ô nhớ Ví dụ: LOAD Ri, X(Rind); Ri ← M[X+Rind]; X Rind ghi số Câu hỏi 1.11: Chế độ địa vi xử lý ? Mơ tả chế độ địa tương đối Cho ví dụ minh hoạ TL: Chế độ địa (Addressing modes) phương thức CPU tổ chức toán hạng lệnh, cho phép CPU kiểm tra dạng tìm tốn hạng lệnh Chế độ địa tương đối: chế độ địa này, địa toán hạng tạo thành phép cộng đếm chương trình PC (Program Counter), tốn hạng cịn lại hằng, ghi nhớ Ví dụ: LOAD Ri, X(PC); Ri ← M[X+PC]; X PC đếm chương trình Câu hỏi 1.12: Nêu phương thức trao đổi liệu CPU, cache nhớ TL:Sơ đồ trao đổi liệu CPU, cache nhớ hình bên CPU trao đổi liệu với cache theo đơn vị sở byte, từ, từ kép Cache trao đổi liệu với nhớ theo khối với kích thước 16, 32, 64 bytes Sở dĩ CPU trao đổi liệu với cache theo đơn vị sở mà không theo khối liệu lưu ghi CPU - vốn có dung lượng hạn chế Vì vậy, CPU trao đổi phần tử liệu cần thiết theo yêu cầu lệnh Ngược lại, cache trao đổi liệu với nhớ theo khối, khối gồm nhiều byte kề với mục đích bao phủ mẩu liệu lân cận theo không gian thời gian Ngoài ra, trao đổi liệu theo khối (hay mẻ) với nhớ giúp cache tận dụng tốt băng thơng đường truyền nhờ tăng tốc độ truyền liệu 10 Câu hỏi 2.9: Vẽ sơ đồ cấu trúc phân cấp hệ thống nhớ máy tính Mơ tả đặc điểm thành phần cấu trúc phân cấp hệ thống nhớ máy tính Tại cấu trúc phân cấp hệ thống nhớ giúp tăng hiệu giảm giá thành sản xuất máy tính ? Trả lời: - Sơ đồ cấu trúc phân cấp: Đặc điểm thành phần cấu trúc phân cấp - Thanh ghi (Register): + Được tích hợp hoạt động theo tần số làm việc CPU nên có tốc độ cao + Dung lượng nhỏ (vài chục bytes đến kilobytes) + Dùng để lưu toán hạng đầu vào kết đầu lệnh - Cache: + Dung lương tương đối nhỏ (vài chục kilobytes đến vài chục megabytes) + Tốc độ truy cập Cache cao giá thành đắt 56 + Cache nhớ thơng minh có khả đốn trước nhu cầu lệnh dl CPU tải trước chúng nhờ giúp CPU giảm time truy cập hệ thống nhớ,tăng tốc độ xử lý - Bộ nhớ chính: + Gồm ROM RAM + Dung lương lớn,tốc độ tương đối chậm,giá rẻ + Dùng để lưu lệnh liệu của hệ thống người dùng - Bộ nhớ ngoài: + Dung lượng lớn(20gb đến 1Tb),tốc độ truy cập chậm + Giá thành rẻ dùng để lưu trữ liệu lâu dài Cấu trúc phân cấp hệ thống nhớ giúp: - Tăng hiệu + Dung hịa CPU có tốc độ cao phần nhớ chính,bộ nhớ ngồi có tốc độ thấp + CPU chủ yếu truy cập nhớ cache có tốc độ cao cache có nhiệm vụ chuyển trước liệu cần thiết từ nhớ → Nhờ CPU khơng phải tốn nhiều thời gian thường xuyên truy cập trực tiếp nhớ nhớ ngồi để tìm liệu - Giảm giá thành + Các phần có tốc độ cao đắt tiền dùng với dung lương nhỏ + Các thành phần tốc độ thấp rẻ tiền dùng với dung lượng lớn → Tổng giá thành hệ thống nhớ theo mơ hình phân cấp rẻ so với hệ thống nhớ khơng phân cấp có tốc độ 57 Câu hỏi 2.10: Vẽ sơ đồ cấu tạo sở bít nhớ RAM tĩnh (SRAM) Nêu đặc điểm nhớ RAM tĩnh Trả lời: Sơ đồ cấu tạo: Đặc điểm nhớ RAM tĩnh (SRAM): - SRAM sử dụng mạch lật trigo lưỡng ổn để lưu bit thông tin - Tốc độ truy cập cao bit SRAM có cấu trúc đối xứng - Thông tin bit SRAM ổn định nên không cần làm tươi - Cấu trúc phức tạp cần nhiều transistor nên mật độ cấy linh kiện thấp giá cao 58 Câu hỏi 2.11: Vẽ sơ đồ cấu tạo sở bít nhớ RAM động (DRAM) Nêu đặc điểm nhớ RAM động Trả lời: Đặc điểm nhớ RAM động (DRAM): - Cấu tạo đơn giản gồm tụ điện transistor cấp nguồn.Mức điện tích tụ dùng để biểu diễn giá trị 1.Có đầy điện tích tương ứng với khơng tích điện - Cần làm tươi thường xuyên để tránh bị thơng tin tụ phóng điện - Tốc độ truy cập thấp SRAM - DRAM có cấu tạo đơn giản sử dụng transistor nên mật độ cấy linh kiện cao giá rẻ Sơ đồ cấu tạo sở DRAM: 59 Câu hỏi 2.12: Phân biệt nhớ RAM tĩnh RAM động Đánh giá ưu nhược điểm RAM động so với RAM tĩnh? Trả lời: SRAM DRAM - Cấu tạo từ mạch lật - Cấu tạo đơn giản gồm trigo lưỡng ổn để lưu tụ điện bit thông tin transistor cấp nguồn.Tụ có đầy điện - Tốc độ truy cập cao tích tương ứng với - Thông tin ổn định khơng tích điện khơng cần làm tươi - Cấu trúc phức tạp giá - Tốc độ truy cập thấp cao - Cần làm tươi để tránh tt tụ phóng điện - Cấu trúc đơn giản giá rẻ Ưu nhược điểm DRAM so với SRAM: - Ưu điểm giá rẻ,cấu trúc đơn giản nên mật độ cấy linh kiện cao - Nhược điểm thông tin không ổn định cần làm tươi để tránh bị thông tin,tốc độ truy cập thấp 60 Câu hỏi 2.13: Trình bày khái niệm nhớ cache Nêu vai trị cache Giải thích hai ngun lý hoạt động cache Trả lời: Cache hay gọi nhớ đệm thành phần hệ thống nhớ phân cấp máy tính, cache đóng vai trung gian, trung chuyển liệu từ nhớ CPU ngược lại Vai trò cache Tăng hiệu hệ thống • Dung hồ CPU có tốc độ cao nhớ có tốc độ thấp; • Thời gian trung bình CPU truy nhập liệu từ hệ thống nhớ tiệm cận thời gian truy nhập cache Giảm giá thành sản xuất • Nếu hai hệ thống nhớ có giá thành, hệ thống nhớ có cache có tốc độ truy nhập nhanh hơn; • Nếu hai hệ thống nhớ có tốc độ, hệ thống nhớ có cache có giá thành rẻ Các nguyên lý hoạt động cache Cache coi nhớ thơng minh: • Cache có khả đốn trước yêu cầu liệu lệnh CPU; • Dữ liệu lệnh cần thiết chuyển trước từ nhớ cache → CPU truy nhập cache → giảm thời gian truy nhập hệ thống nhớ Cache hoạt động dựa nguyên lý bản: • Nguyên lý lân cận không gian (Spatial locality) • Nguyên lý lân cận thời gian (Temporal locality) 61 Nguyên lý lân cận không gian: Nếu ô nhớ truy nhập xác xuất ô nhớ liền kề với truy nhập tương lai gần cao; Áp dụng: • Lân cận khơng gian áp dụng cho nhóm lệnh/dữ liệu có tính cao khơng gian chương trình; Giải thích: • Do lệnh chương trình thường → cache đọc khối lệnh từ nhớ → phủ nhớ lân cận ô nhớ truy nhập Nguyên lý lân cận thời gian: Nếu ô nhớ truy nhập xác xuất truy nhập lại tương lai gần cao; Áp dụng: • Lân cận thời gian áp dụng cho liệu nhóm lệnh vịng lặp; Giải thích: • Các phần tử liệu thường cập nhật, sửa đổi thường xuyên; Cache đọc khối lệnh từ nhớ → phủ khối lệnh vịng lặp 62 Câu hỏi 2.14: Mơ tả phương pháp ánh xạ cache trực tiếp Nêu ưu nhược điểm Trả lời: Phương pháp ánh xạ cache trực tiếp: Chache chi thành n dòng (line) đánh số từ đến n1 Bộ nhớ chia thành m trang (page), đánh số từ đến m-1 Mỗi trang nhớ lại chia thành n dòng (line) đánh số từ đến n-1 Kích thước trang nhớ kích thước cache kích thước dịng nhớ kích thước dịng cache.Ánh xạ từ nhớ vào cache thực sau: - Line0 trang (page0 đến pagem-1) ánh xạ đến line0 cache; - Line1 trang (page0 đến pagem-1) ánh xạ đến line1 cache; - - Linen-1 trang (page0 đến pagem-1) ánh xạ đến linen-1 cache; 63 Ưu điểm: - Thiết kế đơn giản nhanh - Nhanh ánh xạ cố định biết đị nhớ tìm vị trí cache nhanh chóng Nhược điểm : - Do ánh xạ cố định nên dễ gây xung đột - Hệ số hit không cao - Hiệu tận dụng không gian thấp 64 Câu hỏi 2.15: Mô tả phương pháp ánh xạ cache kết hợp đầy đủ Nêu ưu nhược điểm Trả lời: Phương pháp ánh xạ cache kết hợp đầy đủ: Cache chia thành n dòng (line) đánh số từ đến n-1 Bộ nhớ chia thành m dịng (line),đánh số từ đến m-1.Kích thước dịng nhớ dịng cache.Do nhớ có dl lớn cache nên m>>n.Ánh xạ từ nhớ vào cache thực sau: -Một dòng nhớ ánh xạ đến dịng cache hay Linei (i=0 ÷ m-1) nhớ ánh xạ đến Linej (j=0 ÷ n-1) cache Ưu điểm: - Mềm dẻo tránh xung đột xử dụng dòng cache - Cho hệ số hit cao Nhược điểm: - Chậm cần phải tìm địa ô nhớ cache - Phức tạp cần có n so sánh địa nhớ cache 65 Câu hỏi 2.16: Mô tả phương pháp ánh xạ cache tập kết hợp Nêu ưu nhược điểm Trả lời: Phương pháp ánh xạ tập kết hợp: Cache chia thành k đường (way) đánh số từ đến k-1.Mỗi đường cache lại thành n dòng (line) đánh số từ đến n-1 Bộ nhớ chia thành m trang (page), đánh số từ đến m-1.Mỗi trang lại chia thành n dòng, đánh số từ đến n-1 Kích thước page Memory =kích thước way Cache Kích thước Line Memory=kích thước line Cache Ánh xạ từ nhớ đến Cache thực sau: - Ánh xạ từ page nhớ đến way của cache (ánh xạ không cố định): + Một page nhớ ánh xạ đến way cache - Ánh xạ dòng trang đến dòng đường (ánh xạ cố định): + Line0 pagei nhớ ánh xạ đến Line0 wayj Cache; + Line1 pagei nhớ ánh xạ đến Line1 wayj Cache; + + Linen-1 pagei nhớ ánh xạ đến Linen-1 wayj Cache; 66 Ưu điểm: - Nhanh ánh xạ trực tiếp dùng cho ánh xạ dòng chiếm số lớn ánh xạ mềm dẻo - Ít xung đột ánh xạ từ page đến way ánh xạ không cố định - Hệ số hit cao Nhược điểm: - Thiết kế phức tạp điều khiển cao cache phải chia thành nhiều đường Câu hỏi 2.18: Tại nhớ cache thường chia thành nhiều mức? Trả lời: Cache chia thành nhiều mức với kích thước tăng dần tốc độ truy nhập giảm dần giúp cải thiện hiều hệ thống hệ thống cache nhiều mức có khả dung hòa tốt tốc độ CPU với tốc độ nhớ có thời gian truy nhập trung bình hệ thống nhớ thấp 67 Câu hỏi 2.17: Nêu phương pháp thay dòng cache Phương pháp cho hiệu suất cao sao? Trả lời: Có phương pháp thay dịng Cache là: - Thay ngẫu nhiên (Random Replacement) - Thay kiểu vào trước trước (FIFO-First In First Out) - Thay dịng sử dụng dụng gần (LRU-Last Recently Used) Phương pháp cho hiệu suất cao thay dịng sử dụng dụng gần (LRU-Last Recently Used) có hệ số miss thấp phương pháp thay LRU xem xét đến dòng thực sử dụng-tuân theo yếu tố lân cận thời gian cách chặt chẽ Câu hỏi 2.19: Tại nhớ cache mức thường chia thành phần: I-Cache D-Cache? Trả lời: Cache chia thành Cache lệnh (I-Cache) Cache liệu (D-Cache) để cải thiện hiệu do: - Dữ liệu lệnh có tính lân cận khác - Dữ liệu có tính lân cận thời gian cao lân cận khơng gian.Lệnh có tính lân cận không gian cao lân cận thời gian - Cache lệnh (I-Cache) cần hỗ trợ thao tác đọc, Cache liệu cần hỗ trợ thao tác đọc ghi nên giúp tối ueu hóa dễ dàng - Tách Cache hỗ trợ nhiều lệnh truy nhập đồng thời hệ thống nhớ, giảm xung đột tài nguyên cho CPU pipeline 68