Bài giảng kiến trúc máy tính chương 9 kiến trúc máy tính tiên tiến nguyễn kim khánh

NKK-HUT Kiến trúc máy tính Chương KIẾN TRÚC MÁY TÍNH TIÊN TIẾN Nguyễn Kim Khánh Trường Đại học Bách khoa Hà Nội 26 May 2012 IT3030 NKK-HUT Nội dung học phần          26May 26 May2012 2012 Chương Giới thiệu chung Chương Cơ logic số Chương Hệ thống máy tính Chương Kiến trúc tập lệnh Chương Số học máy tính Chương Bộ xử lý Chương Bộ nhớ Chương Vào-ra Chương Kiến trúc máy tính tiên tiến IT3030  NKK-HUT Nội dung chương     26 May 2012 9.1 Phân loại kiến trúc máy tính 9.2 Đa xử lý nhớ dùng chung 9.3 Đa xử lý nhớ phân tán 9.4 Bộ xử lý đa lõi IT3030 NKK-HUT 9.1 Phân loại kiến trúc máy tính  Phân loại Michael Flynn (1966)     SISD - Single Instruction Stream, Single Data Stream SIMD - Single Instruction Stream, Multiple Data Stream MISD - Multiple Instruction Stream, Single Data Stream MIMD - Multiple Instruction Stream, Multiple Data Stream 26 May 2012 IT3030 NKK-HUT SISD CU        26 May 2012 IS PU DS MU CU: Control Unit PU: Processing Unit MU: Memory Unit Một xử lý Đơn dòng lệnh Dữ liệu lưu trữ nhớ Chính Kiến trúc von Neumann IT3030 NKK-HUT SIMD PE1 CU IS PE2 DS DS LM1 LM2 PEn 26 May 2012 IT3030 DS LMn NKK-HUT SIMD (tiếp)     Đơn dòng lệnh điều khiển đồng thời phần tử xử lý PE (processing elements) Mỗi phần tử xử lý có nhớ liệu riêng LM (local memory) Mỗi lệnh thực tập liệu khác Các mô hình SIMD   26 May 2012 Vector Computer Array processor IT3030 NKK-HUT MISD     26 May 2012 Một luồng liệu truyền đến tập xử lý Mỗi xử lý thực dãy lệnh khác Chưa tồn máy tính thực tế Có thể có tương lai IT3030 NKK-HUT MIMD    Tập xử lý Các xử lý đồng thời thực dãy lệnh khác liệu khác Các mô hình MIMD   26 May 2012 Multiprocessors (Shared Memory) Multicomputers (Distributed Memory) IT3030 NKK-HUT MIMD - Shared Memory CU1 CU2 IS IS CUn 26 May 2012 PE1 PE2 DS DS Bé nhí dïng chung IS PEn IT3030 DS 10 NKK-HUT SMP (tiếp)       26 May 2012 Một máy tính có n >= xử lý giống Các xử lý dùng chung nhớ hệ thống vào-ra Thời gian truy cập nhớ với xử lý Tất xử lý chia sẻ truy nhập vào-ra Các xử lý thực chức giống Hệ thống điều khiển hệ điều hành phân tán IT3030 13 NKK-HUT Ưu điểm SMP  Hiệu   Tính sẵn dùng   Các xử lý thực chức giống nhau, lỗi xử lý không làm dừng hệ thống Khả mở rộng  26 May 2012 Các công việc thực song song Người sử dụng tăng hiệu cách thêm xử lý IT3030 14 NKK-HUT 9.3 Đa xử lý nhớ phân tán      26 May 2012 Nhiều máy tính kết nối với mạng liên kết tốc độ cao (~ Gbps) Mỗi máy tính làm việc độc lập Mỗi máy tính gọi node Các máy tính quản lý làm việc song song theo nhóm (cluster) Toàn hệ thống coi máy tính song song IT3030 15 NKK-HUT Cluster (tiếp)     26 May 2012 Dễ dàng xây dựng mở rộng Tính sẵn sàng cao Khả chịu lỗi Giá thành rẻ với hiệu cao IT3030 16 NKK-HUT Cluster of PCs PC PC PC PC PC PC PC PC PC PC PC PC PC PC PC PC Switch tèc ®é cao Switch tèc ®é cao Switch tèc ®é cao Switch tèc ®é cao Switch tèc ®é cao 26 May 2012 IT3030 17 NKK-HUT Cluster of SMPs SMP SMP SMP SMP SMP SMP SMP SMP Switch tèc ®é cao 26 May 2012 IT3030 18 NKK-HUT Ví dụ: Hệ thống máy chủ Google (12/ 2000)      26 May 2012 Cluster of PCs Hơn 6.000 xử lý Hệ thống lưu trữ dùng RAID: có 12.000 đĩa cứng ~ 1petabyte (1triệu GB) site Silicon Valley, 1site Virginia Mỗi site kết nối với Internet qua OC48 (2488Mbps) IT3030 19 NKK-HUT 9.4 Bộ xử lý đa lõi (multicores)  Thay đổi xử lý:      26 May 2012 Tuần tự Pipeline Siêu vô hướng Đa luồng Đa lõi IT3030 20 NKK-HUT Các dạng tổ chức xử lý đa lõi 26 May 2012 IT3030 21 NKK-HUT Intel - Core Duo    2006 Two x86 superscalar, shared L2 cache Dedicated L1 cache per core   26 May 2012 32KB instruction and 32KB data 2MB shared L2 cache IT3030 22 NKK-HUT Intel Core Duo (3) 26 May 2012 IT3030 23 NKK-HUT Intel x86 Multicore Organization - Core i7      November 2008 Four x86 SMT processors Dedicated L2, shared L3 cache Speculative pre-fetch for caches On chip DDR3 memory controller    QuickPath Interconnection      26 May 2012 Three byte channels (192 bits) giving 32GB/s No front side bus Cache coherent point-to-point link High speed communications between processor chips 6.4G transfers per second, 16 bits per transfer Dedicated bi-directional pairs Total bandwidth 25.6GB/s IT3030 24 NKK-HUT Intel Core i7 26 May 2012 IT3030 25 NKK-HUT ARM11 MPCore Block Diagram 26 May 2012 IT3030 26 NKK-HUT Hết 26 May 2012 IT3030 27 [...]... được kết nối với nhau bằng mạng liên kết tốc độ cao (~ Gbps) Mỗi máy tính có thể làm việc độc lập Mỗi máy tính được gọi là một node Các máy tính có thể được quản lý làm việc song song theo nhóm (cluster) Toàn bộ hệ thống có thể coi như là một máy tính song song IT3030 15 NKK-HUT Cluster (tiếp)     26 May 2012 Dễ dàng xây dựng và mở rộng Tính sẵn sàng cao Khả năng chịu lỗi Giá thành rẻ với hiệu năng... Ưu điểm của SMP  Hiệu năng   Tính sẵn dùng   Các bộ xử lý có thể thực hiện các chức năng giống nhau, vì vậy lỗi của một bộ xử lý sẽ không làm dừng hệ thống Khả năng mở rộng  26 May 2012 Các công việc có thể thực hiện song song Người sử dụng có thể tăng hiệu năng bằng cách thêm bộ xử lý IT3030 14 NKK-HUT 9. 3 Đa xử lý bộ nhớ phân tán      26 May 2012 Nhiều máy tính được kết nối với nhau bằng... IS IS CUn 26 May 2012 PE1 PE2 DS DS IS PEn LM1 LM2 DS IT3030 M¹ng liªn kÕt tèc ®é cao LMn 11 NKK-HUT 9. 2 Đa xử lý bộ nhớ dùng chung SMP- Symmetric Multiprocessors P1 P2 Pn Bus liªn kÕt hÖ thèng Bé nhí 26 May 2012 Vµo-ra IT3030 12 NKK-HUT SMP (tiếp)       26 May 2012 Một máy tính có n >= 2 bộ xử lý giống nhau Các bộ xử lý dùng chung bộ nhớ và hệ thống vào-ra Thời gian truy cập bộ nhớ... SMP Switch tèc ®é cao 26 May 2012 IT3030 18 NKK-HUT Ví dụ: Hệ thống máy chủ Google (12/ 2000)      26 May 2012 Cluster of PCs Hơn 6.000 bộ xử lý Hệ thống lưu trữ dùng RAID: có 12.000 đĩa cứng ~ 1petabyte (1triệu GB) 2 site ở Silicon Valley, 1site ở Virginia Mỗi site được kết nối với Internet qua OC48 (2488Mbps) IT3030 19 NKK-HUT 9. 4 Bộ xử lý đa lõi (multicores)  Thay đổi của bộ xử lý:     ... 2008 Four x86 SMT processors Dedicated L2, shared L3 cache Speculative pre-fetch for caches On chip DDR3 memory controller    QuickPath Interconnection      26 May 2012 Three 8 byte channels ( 192 bits) giving 32GB/s No front side bus Cache coherent point-to-point link High speed communications between processor chips 6.4G transfers per second, 16 bits per transfer Dedicated bi-directional pairs