Đang tải... (xem toàn văn)
1. Thiết kế và mô phỏng FlipFlop DFF đồng bộ tín hiệu reset library IEEE; use IEEE.STD_LOGIC_1164.all; entity DFF is port( d : in STD_LOGIC; clk : in STD_LOGIC; rst : in STD_LOGIC; q : out STD_LOGIC ); end DFF; architecture DFF of DFF is begin process(clk,rst) begin if(clkevent and clk=1) then if(rst=1) then qnull; end case; end loop; outputq0q0null; end case; end loop; output