Bài giảng vi xử lý

Vi Xử Lý Giảng viên: Đào Duy Liêm Điện thoại: 0908.05.7744 Email: daoduyliem@yahoo.com Nội dung Mục tiêu Tài liệu tham khảo Lịch trình mơn học Phương thức đánh giá Các chủ đề cho đồ án mơn học Giảng Viên: Đào Duy Liêm Nội dung Mục tiêu Nội dung mơn học: Giới thiệu Phần cứng họ MSC_51 Lập trình hợp ngữ họ MSC_51 Các chức họ vi điều khiển MSC_51 Giao tiếp thiết bị ngoại vi Mục tiêu: Kết thúc mơn học, sinh viên nắm kiến thức hệ thống vi xử lý, nhớ Ram, Rom vi xử lý, kỹ thuật giải mã địa chỉ, chức khác vi xử lý kỹ thuật lập trình cho vi xử lý Sinh viên phân tích, đánh giá thiết kế hệ thống vi xử lý giao tiếp với thiết bị ngoại vi Giảng Viên: Đào Duy Liêm Tài liệu tham khảo Bài giảng “Kỹ Thuật Vi Xử Lý” _ Th.S Nguyễn Quang Minh Vi Điều Khiển Họ 8051 _ Tống Văn On Kỹ Thuật Vi Điều Khiển AVR _ Ngơ Diên Tập Programming Microcontrollers in C _ Ted Van Sickle The 8051 Microcontroller and Embedded Systems _ Muhammad Ali Mazidi, Janice Gillispie Mazidi, Rolin D.McKinlay Giảng Viên: Đào Duy Liêm Lịch trình mơn học Giới thiệu tổng quan hệ thống vi xử lý, tập Phần cứng họ MSC_51, tập Lập trình hợp ngữ họ MSC_51, tập Hoạt động định thời (Timer), tập, kiểm tra Hoạt động Port nối tiếp (Serial Port), tập Hoạt động ngắt (Interrupt), tập Giao tiếp thiết bị ngoại vi, tập Nộp báo cáo đồ án Thi cuối khóa Ngồi sinh viên phải hồn thành lớp TH Vi Xử Lý Giảng Viên: Đào Duy Liêm Phương thức đánh giá Tham dự lớp >=80% số học, trả lời câu hỏi: 10% Thảo luận, tập: 10% Kiểm tra kỳ: 10% Đồ án mơn học: 10% Thi cuối khóa: 60% Giảng Viên: Đào Duy Liêm Các chủ đề cho đồ án mơn học Giao tiếp I2C DS1307 (8051, PIC, AVR) hiển thị Led đoạn Giao tiếp One Wire DS1820 (8051, PIC, AVR) hiển thị Led đoạn Truyền thơng đa xử lý (8051, PIC, AVR) hiển thị Led đơn Giao tiếp ADC0804, LM35 (8051) hiển thị Led đoạn ADC tích hợp (PIC, AVR) hiển thị Led đoạn Giao tiếp LCD (8051, PIC, AVR) Giao tiếp DS12887 (8051, AVR) hiển thị Led đoạn Giao tiếp máy tính qua USB (8051, PIC, AVR) Giao tiếp SPI vi điều khiển (8051, PIC, AVR) Giảng Viên: Đào Duy Liêm Giới thiệu Sơ đồ khối hệ Vi Xử Lý Vi xử lý (µP: Microprocessor) Bộ nhớ (Memory) Xuất nhập (Output / Input) Vi xử lý vi điều khiển Giảng Viên: Đào Duy Liêm I SƠ ĐỒ KHỐI MỘT HỆ VI XỬ LÝ: Address bus Data bus µP (CPU) Control bus RAM ROM Memory I/O Interface Peripheral Devices Hình 1.1 Giảng Viên: Đào Duy Liêm I SƠ ĐỒ KHỐI MỘT HỆ VI XỬ LÝ (tt): µP (Vi xử lý _ Microprocessor) hay gọi CPU (Đơn vị xử lý trung tâm _ Central Processing Unit ): Đọc mã lệnh từ nhớ _ thực thi lệnh Bộ nhớ (Memory): Chứa chương trình điều khiển hoạt động, liệu, kết quả… RAM (Random Access Memory): Bộ nhớ truy xuất ngẫu nhiên ROM (Read_Only Memory): Bộ nhớ đọc Khối giao tiếp nhập / xuất (Input / Output _ I/O Interface): Tạo khả giao tiếp vi xử lý với thiết bị ngoại vi Giảng Viên: Đào Duy Liêm 10 I Giao tiếp led đoạn (tt): 4) Giao tiếp với nhiều led đoạn: Giảng Viên: Đào Duy Liêm 172 I Giao tiếp led đoạn (tt): 4) Giao tiếp với nhiều led đoạn (tt): Giảng Viên: Đào Duy Liêm 173 I Giao tiếp led đoạn (tt): 4) Giao tiếp với nhiều led đoạn (tt): VCC U7 C3 10u/16V RESET SW0 39 38 37 36 35 34 33 32 RST SW1 R2 SW2 8K2 SW3 C1 30p Y1 12M 19 18 VCC RST A B C D E F G dp 10 VCC 31 EA/VPP AK AK A B C D E F G P LED DOAN Giảng Viên: Đào Duy Liêm Q3 LED2 A1015 U2 A B C D E F G dp 10 VCC VCC Q2 LED1 A1015 U1 LED0 LED1 LED2 LED3 LED4 LED5 4K7*6 VCC Q1 LED0 XTAL2 R17 R18 R19 R20 R21 R22 A B C D E F G dp 30 29 ALE/PROG PSEN XTAL1 R9 R10 R11 R12 R13 R14 R15 R16 10 11 12 13 14 15 16 17 P1.0/T2 P3.0/RXD P1.1/T2-EX P3.1/TXD P1.2 P3.2/INT0 P3.3/INT1 P1.3 P3.4/T0 P1.4 P3.5/T1 P1.5 P3.6/WR P1.6 P3.7/RD P1.7 RST AT89C52 21 22 23 24 25 26 27 28 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 20 C2 30p P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 GND R1 100 VCC 40 VCC AK AK A B C D E F G P LED DOAN Q4 LED3 A1015 A1015 U3 A B C D E F G dp 10 AK AK A B C D E F G P LED DOAN U4 A B C D E F G dp 10 AK AK A B C D E F G P LED DOAN 174 II Giao tiếp với bàn phím HEX: Giảng Viên: Đào Duy Liêm 175 II Giao tiếp với bàn phím HEX (tt): P1.3 P1.2 P1.1 P1.0 A B C D E F P1.4 SW404 Giảng Viên: Đào Duy Liêm SW407 SW408 SW410 SW411 SW412 SW413 SW414 SW514 SW416 P1.7 SW403 SW406 SW409 P1.6 SW402 SW405 P1.5 SW401 176 III Mở rộng port I/O với PPI 8255: 34 33 32 31 30 29 28 27 35 36 D0 D1 D2 D3 D4 D5 D6 D7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 A0 A1 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 RESET RD WR CS 8255 Giảng Viên: Đào Duy Liêm PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10 177 III Mở rộng port I/O với PPI 8255 (tt): D7 D6 D5 D4 Chọn Mode nhóm A D3 D2 D1 D0 00: Mode Chọn Mode 0: PA out0: PCH out nhóm B 0: PB out0: PCL out 01: Mode 1: PA in 1: PCH in 0: Mode 1: PB in 1: PCL in 1x: Mode 1: Mode D7 D6 D5 D4 D3 D2 D1 D0 000: chọn PC0 x x x 001: chọn PC1 0: Reset … 1: set 111: chọn PC7 Giảng Viên: Đào Duy Liêm 178 IV Giao tiếp ADC (Analog to Digital Converter): 19 20 Giảng Viên: Đào Duy Liêm ADC0804 +IN -IN VREF/2 CLKIN CLKR RD WR CS DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 INTR 18 17 16 15 14 13 12 11 VCC/VREF 179 IV Giao tiếp ADC (tt): Giảng Viên: Đào Duy Liêm 180 V Giao tiếp DAC (Digital to Analog Converter): U1 10 11 12 A1 A2 A3 A4 A5 A6 A7 A8 VREF+ VREFIOUT COMP VEE 14 15 16 DAC0808 Giảng Viên: Đào Duy Liêm 181 V Giao tiếp DAC (tt): Giảng Viên: Đào Duy Liêm 182 VI Giao tiếp ma trận led: 1) Giới thiệu: Giảng Viên: Đào Duy Liêm 183 VI Giao tiếp ma trận led (tt): 1) Giới thiệu (tt): C1 C2 C3 C4 C5 C6 C7 Mã quét hàng cho cột C8 C1 C2 C3 C4 C5 C6 C7 C8 H8 1 1 1 H7 1 1 1 H6 H6 1 1 1 H5 H5 1 1 1 H4 0 0 1 H3 1 1 1 H2 1 1 1 H1 1 1 1 H8 H7 H4 H3 H2 H1 C0HB7H 77H B7HC0HFFH FFH FFH Giảng Viên: Đào Duy Liêm 184 VI Giao tiếp ma trận led (tt): 2) Giao tiếp với ma trận led: VCC R501 R502 10K 10K Q501 A1015 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 R509 R510 R511 R512 R513 R514 R515 R516 R504 R505 R506 R507 R503 R508 10K 10K 10K 10K 10K 10K Q502 Q503 Q504 Q505 Q506 Q507 Q508 A1015 A1015 A1015 A1015 A1015 A1015 A1015 4K7 4K7 4K7 4K7 4K7 4K7 4K7 4K7 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 39 38 37 36 35 34 33 32 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 CO8 CO7 CO6 CO5 CO4 CO3 CO2 CO1 12 13 16 19 22 C2 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 R517 R518 R519 R520 R521 R522 R523 R524 100 100 100 100 100 100 100 100 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 24 21 18 15 10 C3 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 23 20 17 14 11 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 R525 R526 R527 R528 R529 R530 R531 R532 100 100 100 100 100 100 100 100 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 33p 33p 19 Y1 12M 18 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 XTAL1 U1 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD ALE/PROG PSEN AT89C51 XTAL2 EA/VPP RST 21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17 30 29 31 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 VCC VCC C1 10u R1 10K MATRIX LED 8x8 Giảng Viên: Đào Duy Liêm 185 VI Giao tiếp ma trận led (tt): 3) Giao tiếp với ma trận led: 10K Q501 A1015 R506 10K Q505 A1015 R533 R507 10K Q506 A1015 R508 10K Q508 Q507 A1015 A1015 R534 10K 10K P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 4K7 4K7 4K7 4K7 4K7 4K7 4K7 4K7 R541 R542 R543 R544 R545 R546 R547 R548 4K7 4K7 4K7 4K7 4K7 4K7 4K7 4K7 R536 R535 10K 10K Q510 Q512 Q511 A1015 A1015 A1015 Q509 A1015 R517 R518 R519 R520 R521 R522 R523 R524 100 100 100 100 100 100 100 100 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 24 21 18 15 10 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 MATRIX LED 8x8 23 20 17 14 11 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 R525 R526 R527 R528 R529 R530 R531 R532 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 39 38 37 36 35 34 33 32 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 C2 C3 Giảng Viên: Đào Duy Liêm R539 10K R538 10K Q513 A1015 Q514 A1015 Q515 A1015 R540 10K Q516 A1015 CO8 CO7 CO6 CO5 CO4 CO3 CO2 CO1 CO8 CO7 CO6 CO5 CO4 CO3 CO2 CO1 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 R537 10K 12 13 16 19 22 R509 R510 R511 R512 R513 R514 R515 R516 R505 10K 12 13 16 19 22 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 R504 R503 10K 10K Q503 Q504 Q502 A1015 A1015 A1015 R502 10K R501 VCC 19 33p 33p Y1 12M 18 100 100 100 100 100 100 100 100 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 XTAL1 U1 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD ALE/PROG PSEN AT89C51 XTAL2 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 EA/VPP RST 21 22 23 24 25 26 27 28 P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 10 11 12 13 14 15 16 17 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 30 29 31 24 21 18 15 10 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 23 20 17 14 11 GRE1 GRE2 GRE3 GRE4 GRE5 GRE6 GRE7 GRE8 MATRIX LED 8x8 VCC C1 10u R1 10K VCC 186 [...]... ghi, Vi xử lý đặt địa chỉ lên Bus địa chỉ Æ Kích hoạt Bus điều khiển Æ Thực hiện đọc hay ghi trên Bus dữ liệu Giảng Vi n: Đào Duy Liêm 11 II VI XỬ LÝ (µp_Microprocessor): Execution Unit Registers Sequencer Instruction Decoder ALU Program Counter Internal bus Data bus driver Control bus driver Address bus driver Data bus Control bus Address bus Bus Interface Hình 1.2 Giảng Vi n: Đào Duy Liêm 12 II VI XỬ... các lệnh của chương trình một cách tuần tự Bộ đếm chương trình thực chất là một thanh ghi lưu địa chỉ của lệnh kế tiếp sẽ được thực thi Giảng Vi n: Đào Duy Liêm 14 II VI XỬ LÝ (µp_Microprocessor) (tt): Hình 1.3: Minh họa luồng thông tin cho vi c tìm nạp lệnh Giảng Vi n: Đào Duy Liêm 15 III BỘ NHỚ (Memory): 1) Phân loại: ¾ Bộ nhớ chỉ đọc _ ROM (Read_Only Memory): là bộ nhớ chỉ đọc, không (khó) sửa đổi...I SƠ ĐỒ KHỐI MỘT HỆ VI XỬ LÝ (tt): BUS: Các đường dây truyền thông tin giữa các khối I/O, Memory và vi xử lý Bus địa chỉ (Address Bus): Là Bus 1 chiều, chuyển tải thông tin về địa chỉ Bus dữ liệu (Data Bus): Là Bus 2 chiều, chuyển tải thông tin về dữ liệu hay... ? Hình 1.16 ¾ Tất cả các vi c chuyển dữ liệu đến và từ các thiết bị I/O được thực hiện bằng chương trìnhÆ Polling là cơ chế đồng bộ (Synchronous) với vi c thực thi chương trình Giảng Vi n: Đào Duy Liêm 34 I/O0 yêu cầu dịch vụ? Hình 1.17: Lưu đồ hoạt động của Polling Y Trình dịch vụ cho I/O0 N I/O1 yêu cầu dịch vụ? Y Trình dịch vụ cho I/O1 N …… I/On yêu cầu dịch vụ? N Giảng Vi n: Đào Duy Liêm Y Trình... quát Giảng Vi n: Đào Duy Liêm 24 III BỘ NHỚ (Memory) (tt): 4) Giải mã địa chỉ cho bộ nhớ (tt): Bảng bộ nhớ MSB LSB Các bít địa chỉ n bít đến các chíp nhớ …… m bít đến bộ giải mã địa chỉ 2m Vùng 2n Địa chỉ Hình 1.8: Quan hệ giữa giải mã địa chỉ và bảng bộ nhớ Giảng Vi n: Đào Duy Liêm 25 III BỘ NHỚ (Memory) (tt): 4) Giải mã địa chỉ cho bộ nhớ (tt): ¾ Ví dụ: µP có 16 đường địa chỉ (A15-A0) Æ Có thể quản lý. .. thường dùng lưu trữ các thông tin tạm thời Giao tiếp Bus (Bus Interface): Gồm 3 bộ điều khiển Bus để giao tiếp với Bus bên ngoài tương ứng: Bus dữ liệu, Bus điều khiển, Bus địa chỉ Giảng Vi n: Đào Duy Liêm 13 II VI XỬ LÝ (µp_Microprocessor) (tt): Bộ điều khiển tuần tự (Sequencer): Gồm bộ giải mã lệnh (Instruction Decoder) và bộ đếm chương trình (Program Counter) Bộ giải mã lệnh: Khởi động các... 6264 Giảng Vi n: Đào Duy Liêm 20 III BỘ NHỚ (Memory) (tt): 3) Truy xuất bộ nhớ (tt): ¾ Quy trình đọc bộ nhớ: • Xác định địa chỉ của ô nhớ cần truy xuất, đưa địa chỉ ra bus địa chỉ • Kích hoạt tín hiệu chọn chíp ( 0 Æ /CS, /CE) • Kích hoạt tín hiệu đọc (0 Æ /OE) • Chờ một khoảng thời gian, đọc dữ liệu từ bus dữ liệu vào thanh ghi bên trong • Xóa các tín hiệu điều khiển (1 Æ /CS, /CE, /OE) Giảng Vi n:... hoạt tín hiệu ghi (0 Æ /WE) • Xóa tín hiệu chọn chíp (1 Æ /CS, /CE, /WE) Giảng Vi n: Đào Duy Liêm 22 III BỘ NHỚ (Memory) (tt): 3) Truy xuất bộ nhớ (tt): ¾ Lập trình cho ROM: • Trước tiên cần phải xóa chíp (làm cho các bít bằng 1) bằng tia cực tím • VPP mắc ở 12,5V • Chân /PGM ở mức thấp • Thao tác như quy trình ghi RAM Giảng Vi n: Đào Duy Liêm 23 III BỘ NHỚ (Memory) (tt): 4) Giải mã địa chỉ cho bộ... (Static RAM): Cấu tạo từ những FF, khó tích hợp với dung lượng lớn Giảng Vi n: Đào Duy Liêm 16 III BỘ NHỚ (Memory) (tt): 2) Cấu trúc bên trong tiêu biểu của bộ nhớ: ( RD ) OE CS Write ( WR ) WE Address Row address … decoder Memory array EN Three State driver Data Output Data Data Input … Column address decoder Memory cell Hình 1.4 Giảng Vi n: Đào Duy Liêm 17 III BỘ NHỚ (Memory) (tt): 2) Cấu trúc bên trong... Y3 Y4 Y5 Y6 Y7 Đưa đến các chân chọn chíp của các chíp nhớ 74LS138 Hình 1.9 Giảng Vi n: Đào Duy Liêm 26 IV Input / Output: 1) Phân loại: ¾ Theo chiều trao đổi dữ liệu: • Thiết bị xuất • Thiết bị nhập • Thiết bị nhập / xuất ¾ Theo dạng truyền dữ liệu: • Nối tiếp: Đồng bộ và bất đồng bộ (thêm bít Star, Stop) • Song song Giảng Vi n: Đào Duy Liêm 27 IV Input / Output (tt): 2) Cấu trúc tiêu biểu của Port ... sinh vi n nắm kiến thức hệ thống vi xử lý, nhớ Ram, Rom vi xử lý, kỹ thuật giải mã địa chỉ, chức khác vi xử lý kỹ thuật lập trình cho vi xử lý Sinh vi n phân tích, đánh giá thiết kế hệ thống vi xử. .. SPI vi điều khiển (8051, PIC, AVR) Giảng Vi n: Đào Duy Liêm Giới thiệu Sơ đồ khối hệ Vi Xử Lý Vi xử lý (µP: Microprocessor) Bộ nhớ (Memory) Xuất nhập (Output / Input) Vi xử lý vi điều... Tạo khả giao tiếp vi xử lý với thiết bị ngoại vi Giảng Vi n: Đào Duy Liêm 10 I SƠ ĐỒ KHỐI MỘT HỆ VI XỬ LÝ (tt): BUS: Các đường dây truyền thông tin khối I/O, Memory vi xử lý Bus địa (Address