Transitor trường ứng (field effect transitor)

Transitor trường ứng (Field Effect Transitor) Transitor trường ứng (Field Effect Transitor) Bởi: Trương Văn Tám TRANSISTOR TRƯỜNG ỨNG (FIELD EFFECT TRANSISTOR) Chúng ta khảo sát qua transistor thường, gọi transistor lưỡng cực dẫn điện dựa vào hai loại hạt tải điện: hạt tải điện đa số vùng phát hạt tải điện thiểu số vùng Ở transistor NPN, hạt tải điện đa số điện tử hạt tải điện thiểu số lỗ trống transistor PNP, hạt tải điện đa số lỗ trống hạt tải điện thiểu số điện tử Điện trở ngõ vào BJT (nhìn từ cực E cực B) nhỏ, từ vài trăm ? đến vài K?, lúc điện trở ngõ vào đèn chân không lớn, gần vô hạn Lý BJT, nối phát luôn phân cực thuận lúc đèn chân không, lưới khiển luôn phân cực nghịch so với Catod Do đó, từ lúc transistor BJT đời, người ta nghĩ đến việc phát triển loại transistor Điều dẫn đến đời transistor trường ứng Ta phân biệt hai loại transistor trường ứng: • Transistor trường ứng loại nối: Junction FET- JFET • Transistor trường ứng loại có cổng cách điện: Isulated gate FET-IGFET hay metal-oxyt semiconductor FET-MOSFET Ngoài ra, ta khảo sát qua loại VMOS (MOSFET công suất-Vertical chanel MOSFET), CMOS DMOS CẤU TẠO CĂN BẢN CỦA JFET: Mơ hình sau mơ tả hai loại JFET: kênh N kênh P Hình 1Thơng lộ(kênh) N-Thân p(được nối với cổng)N+N+VùngnguồnVùngthốtVùngcổngPTrong JFET kênh N gồm có hai vùng n+ hai vùng nguồn Một vùng n- pha tạp chất dùng làm thông lộ (kênh) nối 1/19 Transitor trường ứng (Field Effect Transitor) liền vùng nguồn vùng thoát Một vùng p- nằm phía thơng lộ thân vùng p nằm phía thơng lộ Hai vùng p p- nối chung với tạo thành cực cổng JFET p+p+n-nSDGTiếp xúc kim loạiKênh p-DSGn+n+p-pSDGTiếp xúc kim loạiKênh nDSGJFET Kênh PJFET Kênh NKý hiệuHình 2S (Source): cực nguồnD (Drain): cực thoátG (Gate): cưc cổng Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E cực cổng G tương đương với cực B • JFET kênh N tương đương với transistor NPN • JFET kênh P tương đương với transistor PNP DSGDSGCEBCEBJFETKênh NJFETKênh PBJTNPNBJTPNP??Thốt ? ThuNguồn ? PhátCổng ? NềnHình Cũng giống transistor NPN sử dụng thông dụng transistor PNP dùng tốt tần số cao JFET kênh N thông dụng JFET kênh P với lý Phần sau, ta khảo sát JFET kênh N, với JFET kênh P, tính chất tương tự CƠ CHẾ HOẠT ĐỘNG CỦA JFET: n+Sn+DKênh n-GatepThân p-Vùng hiếmHình 4Khi chưa phân cực, nồng độ chất pha không đồng JFET kênh N nên ta thấy vùng rộng thông lộ n- thân p-, vùng hẹp vùng thoát nguồn n+ Bây giờ, ta mắc cực nguồn S cực cổng G xuống mass, nghĩa điện VGS=0V Điều chỉnh điện VDS cực thoát cực nguồn, khảo sát dòng điện qua JFET điện VDS thay đổi VGS = 0Vn+n+p-SDn-pGVDSNối P-N vùng phân cực nghịchHình 5Vì vùng n+ nối với cực dương vùng cổng G nối với cực âm nguồn điện VDS nên nối PN vùng phân cực nghịch, vùng rộng (xem hình vẽ) P GateThân P- (Gate)Kênh n-n+ thốtVùng rộngID Dịng điện tử rời khỏi thơng lộ khỏi vùng thốtIS Dịng điện tử từ nguồn S vào thơng lộHình Khi VDS nhỏ, dòng điện tử từ cực âm nguồn điện đến vùng nguồn (tạo dòng IS), qua thông lộ trở cực dương nguồn điện (tạo dịng điện ID) Nếu thơng lộ có chiều dài L, rộng W dày T điện trở là: 2/19 Transitor trường ứng (Field Effect Transitor) L R = ρ WT ; Trong đó, ? điện trở suất thơng lộ Điện trở suất hàm số theo nồng độ chất pha Hình 7Dài LSDGThơng lộ có bề dày TBề rộng W ID (mA)IDSSVDS (volt)VGS = 0VVP (Pinch-off voltage)0Dòng điện bảo hòa nguồnVùng tuyến tínhVùng điện trở động thay đổi khơng tuyến tínhVùng bảo hịa ? vùng dịng điện gần sốHình P GateThân P- (Gate)Kênh n-n+ thốtDrainNhững điện tử có lượng cao dải dẫn điện xun qua vùng để vào vùng thốtHình 9Vùng chạm (thông lộ bị nghẽn)Những electron bị hút cực dương nguồn điện Khi VDS nhỏ (vài volt), điện trở R thông lộ gần không thay đổi nên dịng ID tăng tuyến tính theo VDS Khi VDS đủ lớn, đặc tuyến khơng cịn tuyến tính R bắt đầu tăng thơng lộ hẹp dần Nếu ta tiếp tục tăng VDS đến trị số hai vùng chạm nhau, ta nói thơng lộ bị nghẽn (pinched off) Trị số VDS để thông lộ bắt đầu bị nghẽn gọi điện nghẽn VP (pinched off voltage) Ở trị số này, có điện tử có lượng cao dải dẫn điện có đủ sức xuyên qua vùng để vào vùng thoát bị hút cực dương nguồn điện VDS tạo dòng điện ID Nếu ta tiếp tục tăng VDS, dịng điện ID gần không thay đổi gọi dịng điện bảo hồ - nguồn IDSS (chú ý: ký hiệu IDSS VGS=0V) Bây giờ, ta phân cực cổng-nguồn nguồn điện âm VGS (phân cực nghịch), ta thấy vùng rộng thơng lộ hẹp trường hợp VGS=0V Do điện trở thông lộ lớn VGS n+n+p-SDn-pGVDSNối P-N vùng phân cực nghịchHình 10 P GateThân P- (Gate)Kênh n-n+ thốtThơng lộ hẹp nên điện trở lớn Có nghĩa ID IS nhỏ trị VDS VGS âm hơnHình 11IDVDSVGS < 0VGS = 0IDSSDòng bảo hòa ID giảmVPVDS ứng với trị bảo hịa giảmP GateThân P(Gate)Thơng lộ n-n+ thốtThơng lộ nghẽn trị VDS thấp VGS âm thơng lộ hẹp Khi VDS cịn nhỏ, ID tăng tuyến tính theo VDS, VDS lớn, thông lộ bị nghẽn nhanh hơn, nghĩa trị số VDS để thông lộ nghẽn nhỏ trường hợp VGS=0V đó, dịng điện bảo hồ ID nhỏ IDSS 3/19 Transitor trường ứng (Field Effect Transitor) Chùm đặc tuyến ID=f(VDS) với VGS thông số gọi đặc tuyến JFET mắc theo kiểu cực nguồn chung VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS = 0VID(mA)VDS=VP=8V0VGS = VGS(off) = -8VĐặc tuyến|VDS| = |VP|-|VGS|Vùng bảo hịa (vùng dịng điện số)Hình 12 Khi VGS âm, dịng ID bảo hồ nhỏ Khi VGS âm đến trị đó, vùng chiếm gần tồn thơng lộ điện tử khơng cịn đủ lượng để vượt qua ID = Trị số VGS lúc gọi VGS(off) Người ta chứng minh trị số với điện nghẽn ∣VGS(off)∣ = ∣VP∣ Vì Vp hiệu phân cực ngược nối P-N vừa đủ vùng chạm Vì vậy, vùng bảo hồ ta có: ∣VDS∣ + ∣VGS∣ = ∣VP∣ n+Sn+DKênh n-GatepThân p-Khơng có hạt tải điện di chuyển qua thông lộ (ID = IS = 0)Hình 13Vì nối cổng nguồn phân cực nghịch, dịng điện IG dịng điện rỉ ngược nên nhỏ, dịng điện chạy vào cực D xem dòng điện khỏi cực nguồn S ID # IS So sánh với BJT, ta thấy: DSGCEBIG (rỉ) ? 0VCBVBEVGSIB nhỏVCEIE IS IC ? IEID ? IS-+++ -VDS+-+Hình 14 Thí dụ: JFET kênh N có IDSS=20mA VGS(off)=-10V Tính IS VGS=0V? Tính VDS bảo hoà VGS = -2V Giải: Khi VGS=0V ? ID=IDSS=20mA ID=IS=20mA Ta có: ∣VP∣ = ∣VGS(off)∣ = 10V ∣VDS∣ = ∣VP∣ − ∣VGS∣ = 10 − = 8V ĐẶC TUYẾN TRUYỀN CỦA JFET DSGTín hiệu vàoTín hiệuraCổng chungDSGTín hiệu vàoTín hiệuraNguồn chungSDGTín hiệu vàoTín hiệuraThốt chungHình 15Cũng giống BJT, người ta 4/19 Transitor trường ứng (Field Effect Transitor) có cách ráp FET (JFET MOSFET): mắc kiểu cực cổng chung (commongate), cực nguồn chung (common-source) cực thoát chung (common-drain) So sánh với BJT NPN, ta thấy có tương đương sau: Các cực Cách mắc FET BJT FET Cực thoát DCực Cực thu CCực Cực cổng chungCực nguồn SCực cổng phát ECực nguồn chungCực thoát G B chung BJT Cực chungCực phát chungCực thu chung Người ta chứng minh VDS có trị số làm nghẽn thơng lộ (JFET hoạt động vùng bảo hoà), ID VGS thoả mãn hệ thức: [ ID = IDSS − VGS VGS(off) ] hay I D [ = IDSS + VGS VP ] Phương trình gọi phương trình truyền JFET Các thơng số ID VGS(off) nhà sản xuất cho biết Để ý là: VGS VGS(off) âm JFET thông lộ n dương thông lộ p Người ta biểu thị thay đổi dịng điện thoát ID theo điện cổng nguồn VGS vùng bảo hoà đặc tuyến gọi đặc tuyến truyền cách vẽ đường biểu diễn phương trình truyền IVVVGGVDD+ ++-GDSVGS+-+-VDSIDHình 16 8VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS = 0VID(mA)VP0VGS = VGS(off) = -8VHình 17VGS(off)-8 -6 -4 -2VGS = -6V12963Đặc tuyếntruyềnĐặc tuyếnngõ ẢNH HƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET Như ta thấy JFET, người ta dùng điện trường kết hợp với phân cực nghịch nối P-N để làm thay đổi điện trở (tức độ dẫn điện) thông lộ chất bán dẫn BJT, thông số JFET nhạy nhiệt độ, ta khảo sát qua hai tác động nhiệt độ: Khi nhiệt độ tăng, vùng giảm, độ rộng thơng lộ tăng lên, điện trở thơng lộ giảm (ID tăng) 5/19 Transitor trường ứng (Field Effect Transitor) Khi nhiệt độ tăng, độ linh động hạt tải điện giảm (ID giảm) Do thông lộ tăng rộng theo nhiệt độ nên VGS(off) tăng theo nhiệt độ Thực nghiệm cho thấy ∣VGS(off)∣hay∣VP∣ tăng theo nhiệt độ với hệ số 2,2mV/10C [ Từ công thức: ID = IDSS − VGS VGS(off) ] Cho thấy tác dụng làm cho dịng điện ID tăng lên Ngồi ra, độ linh động hạt tải điện giảm nhiệt độ tăng làm cho điện trở thông lộ tăng lên nên dòng điện IDSS giảm nhiệt độ tăng, hiệu ứng làm cho ID giảm nhiệt độ tăng Tổng hợp hai hiệu ứng này, người ta thấy chọn trị số VGS thích hợp dịng ID khơng đổi nhiệt độ thay đổi Người ta chứng minh trị số VGS là: ∣VGS∣ = ∣VP∣ − 0,63V với VP điện nghẽn nhiệt độ bình thường Các hình vẽ sau mô tả ảnh hưởng nhiệt độ đặc tuyến ra, đặc tuyến truyền đặc tuyến dịng ID theo nhiệt độ VGS làm thơng số ID0VGS = 0VGS = -1V|VGS| = |VP|-0,63VID giảmID tăngVDS250 450Hình 18 0-100-50050100150IDIDIDSS(VDS cố định)-550C 250C +1500C|VGS| |VP|-0,63VVGS(off)VGSt0C|VGS| = |VP|-0,63VVGS = -1VVGS = -0VHình 19 = Ngồi ra, tác dụng thứ ba nhiệt độ lên JFET làm phát sinh hạt tải điện vùng thơng lộ-cổng tạo dịng điện rỉ cực cổng IGSS (gate leakage current) Dòng IGSS nhà sản xuất cho biết dịng rỉ IGSS dịng điện phân cực nghịch nối P-N cực cổng cực nguồn Dòng điện dòng điện rỉ cổng-nguồn nối tắt cực nguồn với cực Dịng IGSS tăng gấp nhiệt độ tăng lên 100C IGSS(t0C) = IGSS(250C)2 (t − 25) 10 VGGGDSIGSSVDS = 0VHình 20 MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET) Ta thấy áp điện âm vào JFET kênh N vùng rộng Sự gia tăng vùng làm cho thông lộ hẹp lại điện trở thông lộ tăng lên Kết sau tạo dòng điện ID nhỏ IDSS 6/19 Transitor trường ứng (Field Effect Transitor) Bây giờ, ta áp điện dương VGS vào JFET kênh N vùng hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng điện trở thông lộ giảm xuống, kết dòng điện ID lớn IDSS Trong ứng dụng thông thường, người ta phân cực nghịch nối cổng nguồn (VGS âm JFET kênh N dương JFET kênh P) gọi điều hành theo kiểu JFET điều hành theo kiểu tăng (VGS dương JFET kênh N âm JFET kênh P) ứng dụng, mục đích JFET tổng trở vào lớn, nghĩa dòng điện IG cực cổng - nguồn JFET làm giảm tổng trở vào, thơng thường người ta giới hạn trị số phân cực thuận nối cổng - nguồn tối đa 0,2V (trị số danh định 0,5V) VGGGDSIGSSVDSVDD+-VGS+-Phân cực kiểu hiếmPhân cực kiểu tăng(Tối đa 0,2V)+-+-00-4VVGSVGS = 0,2VVGS = 0VVGS = -1VVGS = -2VVGS = -3VVDSIDIDIDSSĐiều hành kiểu tăngĐiều hành kiểu hiếm0,2VHình 21JFET kênh N +VGGGDSVDSVDD-VGS-+Phân cực kiểu hiếmPhân cực kiểu tăng(Tối đa 0,2V)-++VGGIDHình 22 Tuy JFET có tổng trở vào lớn cịn nhỏ so với đèn chân khơng Để tăng tổng trở vào, người ta tạo loại transistor trường khác cho cực cổng cách điện hẳn cực nguồn Lớp cách điện Oxyt bán dẫn SiO2 nên transistor gọi MOSFET Ta phân biệt hai loại MOSFET: MOSFET loại MOSFET loại tăng Hình sau mô tả cấu tạo MOSFET loại (DE - MOSFET) kênh N kênh P Thân p-Kênh n-n+n+NguồnSCổngGThoátDTiếp xúc kim UGDSThân nối với nguồnKý hiệuDE-MOSFET kênh NHình 23 loạiSiO2GDSThân Thân n-Kênh p-p+p+NguồnSCổngGThốtDTiếp xúc kim UGDSThân nối với nguồnKý hiệuDE-MOSFET kênh PHình 24 loạiSiO2GDSThân Chú ý DE - MOSFET có cực: cực D, cực nguồn S, cực cổng G thân U (subtrate) Trong ứng dụng thông thường, thân U nối với nguồn S Để DE-MOSFET hoạt động, người ta áp nguồn điện VDD vào cực thoát cực nguồn (cực dương nguồn điện nối với cực thoát D cực âm nối với cực nguồn S DE-MOSFET kênh N ngược lại DE-MOSFET kênh P) Điện VGS 7/19 Transitor trường ứng (Field Effect Transitor) cực cổng cực nguồn âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) dương (DE-MOSFET kênh N điều hành theo kiểu tăng) Thân p-Kênh n-n+SGDSiO2- VDD ++ VGG -n+Thân p-Kênh n-n+ thoátVùng cổng âm đẩy điện tử thoát dương hút điện tử nóTiếp xúc kim loại cực cổngVùng phân cực nghịch p- vùng n+Hình 25Điều hành theo kiểu Thân p-n-n+SGDSiO2- VDD +- VGG +n+Điện tử tập trung sức hút nguồn dương cực cổng làm cho điện trở thơng lộ giảmĐiều hành theo kiểu tăngHình 26 Khi VGS = 0V (cực cổng nối thẳng với cực nguồn), điện tử di chuyển cực âm nguồn điện VDD qua kênh n- đến vùng thoát (cực dương nguồn điện VDD) tạo dịng điện ID Khi điện VDS lớn điện tích âm cổng G nhiều (do cổng G điên với nguồn S) đẩy điện tử kênh n- xa làm cho vùng rộng thêm Khi vùng vừa chắn ngang kênh kênh bị nghẽn dịng điện ID đạt đến trị số bảo hoà IDSS Khi VGS âm, nghẽn xảy sớm dịng điện bảo hồ ID nhỏ Khi VGS dương (điều hành theo kiểu tăng), điện tích dương cực cổng hút điện tử mặt tiếp xúc nhiều, vùng hẹp lại tức thông lộ rộng ra, điện trở thông lộ giảm nhỏ Điều làm cho dịng ID lớn trường hợp VGS = 0V 00VGS(off) < VGSVGS = +1VVGS = 0VVGS = -1VVGS = -2VVGS = -3VVDS (volt)ID (mA)IDSSĐiều hành kiểu tăngĐiều hành kiểu hiếm2VHình 27DE-MOSFET kênh NVGS = +2VIDmaxĐặc tuyến truyềnĐặc tuyến ngõ raID (mA)Vì cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào DE-MOSFET lớn JFET nhiều Cũng thế, điều hành theo kiểu tăng, nguồn VGS lớn 0,2V Thế ta phải có giới hạn dòng ID gọi IDMAX Đặc tuyến truyền đặc tuyến ngõ sau: 00VGS(off) > VGSVGS = -1VVGS = 0VVGS = +1VVGS = +2VVGS = +3VVDS (volt)ID (mA)IDSSĐiều hành kiểu tăngĐiều hành kiểu hiếm-2VHình 28DE-MOSFET kênh PVGS = -2VIDmaxĐặc tuyến truyềnĐặc tuyến ngõ raID (mA) Như vậy, hoạt động, DE-MOSFET giống hệt JFET có tổng trở vào lớn dòng rỉ IGSS nhỏ nhiều so với JFET MOSFET LOẠI TĂNG (ENHANCEMENT MOSFET: E-MOSFET) MOSFET loại tăng có hai loại: E-MOSFET kênh N E-MOSFET kênh P 8/19 Transitor trường ứng (Field Effect Transitor) Về mặt cấu tạo giống DE-MOSFET, khác bìng thường khơng có thơng lộ nối liền hai vùng thoát D vùng nguồn S Thân p-n+n+NguồnSCổngGThoátDTiếp xúc kim loạiSiO2GDSThân UGDSThân nối với nguồnKý hiệuE-MOSFET kênh NHình 29Thân UMơ hình cấu tạo ký hiệu diễn tả hình vẽ sau đây: Thân n-p+p+NguồnSCổngGThốtDTiếp xúc kim loạiSiO2GDSThân UGDSThân nối với nguồnKý hiệuE-MOSFET kênh PHình 30Thân U Khi VGS < 0V, (ở E-MOSFET kênh N), khơng có thơng lộ nối liền hai vùng nguồn nên có nguồn điện VDD áp vào hai cực thoát nguồn, điện tử khơng thể di chuyển nên khơng có dịng ID (ID # 0V) Lúc này, có dịng điện rỉ nhỏ chạy qua Thân p-n+SGDSiO2- VDD +VGS = 0Vn+Mạch tương đươngHình 31 Khi VGS>0, điện trường tạo vùng cổng Do cổng mang điện tích dương nên hút điện tử p- (là hạt tải điện thiểu số) đến tập trung mặt đối diện vùng cổng Khi VGS đủ lớn, lực hút mạnh, điện tử đến tập trung nhiều tạo thành thông lộ tạm thời nối liền hai vùng nguồn S thoát D Điện VGS mà từ dịng điện ID bắt đầu tăng gọi điện thềm cổng - nguồn (gate-to-source threshold voltage) VGS(th) Khi VGS tăng lớn VGS(th), dòng điện thoát ID tiếp tục tăng nhanh Người ta chứng minh rằng: ID = K[VGS − VGS(th)] Trong đó:ID dịng điện E-MOSFET K số với đơn vị A V2 VGS điện phân cực cổng nguồn VGS(th) điện thềm cổng nguồn Hằng số K thường tìm cách gián tiếp từ thông số nhà sản xuất cung cấp Thí dụ: Một E-MOSFET kênh N có VGS(th) =3,8V dịng điện ID = 10mA VGS = 8V Tìm dịng điện ID VGS = 6V 9/19 Transitor trường ứng (Field Effect Transitor) Giải: trước tiên ta tìm số K từ thơng số: K= ID [VGS − VGS(th)] = 10.10 − [8 − 3,8] = 5,67.10 − A V2 Vậy dòng thoát ID VGS là: ID = K[VGS − VGS(th)] = 5,67.10 − 4[6 − 3,8] ? ID = 2,74 mA Thân p-n+SGDSiO2- VDD +- VGG +n+Thông lộ tạm thờiVGS ? VGS(th) 00VGSVGS = 6VVGS = 5VVGS = 4VVGS = 3VVGS = 2VVDS (volt)ID (mA)VGS(th)Hình 32VGS = 7VIDmaxĐặc tuyến truyềnĐặc tuyến ngõ raID (mA)VGSmax XÁC ĐỊNH ĐIỂM ĐIỀU HÀNH: ~C2C1RD = 820?RG 100K?v0(t)vGS(t) +-+VDD = 20V-VGG = -1VHình 33Ta xem mơ hình mạch khuếch đại tín hiệu nhỏ dùng JFET kênh N mắc theo kiểu cực nguồn chung RD = 820?VGS +-VDD = 20VHình 34VGG = -1V+-VDS IGSS ID RG 100K?Mạch tương đương chiều (tức mạch phân cực) sau: Cũng giống transistor thường (BJT), để xác định điểm điều hành Q, người ta dùng bước: Áp dụng định luật Krichoff mạch ngõ vào để tìm VGS [ Dùng đặc tuyến truyền hay công thức: ID = IDSS − VGS VGS(off) ] trường hợp DE- MOSFET công thức ID = K[VGS − VGS(th)] trường hợp E-MOSFET để xác định dịng điện ID Áp dụng định luật Krichoff mạch ngõ để tìm hiệu điện VDS Bây giờ, ta thử ứng dụng vào mạch điện hình trên: Mạch ngõ vào, ta có: VGG − RGIGSS + VGS = Suy ra, VGS = − VGG + RGIGSS 10/19 Transitor trường ứng (Field Effect Transitor) Vì dịng điện IGSS nhỏ nên ta bỏ qua Như vậy, VGS ≈ − VGG Trong trường hợp trên, VGS = -1 Đây phương trình biểu diễn đường phân cực (bias line) giao điểm đường thẳng với đặc tuyến truyền điểm điều hành Q Nhờ đặc tuyến truyền, ta xác định dịng ID 00VGS(off) VGSVGS = 0VVGS = -1VVGS = -2VVGS = -3VVGS = -4VVDSIDIDIDSSHình 35IDSSIDID-1VDS(off) =VDDVDSQ Đường thẳng lấy điệnĐường phân cựcVGS = -VGG = -1VQ - Để xác định điện VDS, ta áp dụng định luật Kirchoff cho mạch ngõ ra: VDD = RDID + VDS ? VDS = VDD – RDID Đây phương trình đường thẳng lấy điện tĩnh Giao điểm đường thẳng với đặc tuyến ngõ với VGS = -VGG = -1V điểm tĩnh điều hành Q FET VỚI TÍN HIỆU XOAY CHIỀU VÀ MẠCH TƯƠNG ĐƯƠNG VỚI TÍN HIỆU NHỎ ~C2C1RD = 820?RG 100K?v0(t)vGS(t) +-+VDD = 20V-VGG = -1VHình 36vS(t) vDS(t) +-vS(t) t -10mV +10mV Giả sử ta áp tín hiệu xoay chiều hình sin vs(t) có biên độ điện đỉnh 10mV vào ngõ vào mạch khuếch đại cực nguồn chung dùng JFET kênh N C1 C2 tụ liên lạc, chọn cho có dung kháng nhỏ tần số tín hiệu xem nối tắt tần số tín hiệu Nguồn tín hiệu vs(t) chồng lên điện phân cực VGS nên điện cổng nguồn vGS(t) thời điểm t là: vGS(t) = VGS + Vgs(t) 11/19 Transitor trường ứng (Field Effect Transitor) = -1V + 0,01sin ?t (V) ?vGS(t) t -1V -1,01V -0,99V 0Hình 37 Nguồn tín hiệu có điện đỉnh nhỏ nên điện cổng nguồn luôn âm Nhờ đặc tuyến truyền, thấy điểm điều hành di chuyển VGS thay đổI theo tín hiệu Ở thời điểm VGS âm hơn, dịng iD(t) tăng VGS âm nhiều hơn, dịng iD(t) giảm Vậy dịng điện iD(t) thay đổi chiều với vGS(t) có trị số quanh dịng phân cực ID tỉnh (được giả sử 12,25mA) Độ gia tăng iD(t) độ giảm iD(t) với tín hiệu nhỏ (giả sử 0,035mA) (Xem hình trang sau) Sự thay đổi dịng điện iD(t) làm thay đổi hiệu số điện cực thoát cực nguồn Ta có vDS(t) = VDD – iD(t).RD Khi iD(t) có trị số tối đa, vDS(t) có trị số tối thiểu ngược lại Điều có nghĩa thay đổi vDS(t) ngược chiều với thay đổi dòng iD(t) tức ngược chiều với thay đổi hiệu ngõ vào vGS(t), người ta bảo điện ngõ ngược pha - lệch pha 180o so với điện tín hiệu ngõ vào Người ta định nghĩa độ lợi mạch khuếch đại tỉ số đỉnh đối đỉnh hiệu tín hiệu ngõ trị số đỉnh đối đỉnh hiệu tín hiệu ngõ vào: AV = vo(t) vS(t) Trong trường hợp thí dụ trên: AV = vo(t) vS(t) = 0,0574VP − P〈 − 180o 0,02VP − P AV=2,87 ?-180o Người ta dùng dấu - để biểu diễn độ lệch pha 180o VGS0ID(mA)Q-1V-1,01V-0.99VVGS(off)12,285mA12,215mARD = 820?v0(t) = vds(t)VDD = +20ViD(t)C2vDS(t)vS(t)t0,01V-0,01V0?t0-0,99V-1,01V-1vGS(t)?t012,285iD(t) (mA)12,21512,250?t09,9837vDS(t) (V)9,92639,9550v0(t)t0,0287V-0,0287V0Hình 38 * Mạch tương đương FET với tín hiệu nhỏ: igvgsvdsidHình 39Người ta coi FET tứ cực có dịng điện điện ngõ vào vgs ig Dòng điện điện ngõ vds id 12/19 Transitor trường ứng (Field Effect Transitor) Do dòng ig nhỏ nên FET có tổng trở ngõ vào là: rπ = vgs ig lớn Dịng id hàm số theo vgs vds Với tín hiệu nhỏ (dịng điện điện biến thiên quanh điểm điều hành), ta có: iD = ∣vgs ∣Q ?+ ∂ iD ∂ vGS ∂ iD ∂ vDS ∣vDS ? ∣Q Người ta đặt: gm = ∣ ∣Q ∂ iD ∂ vGS ro ? = ∂ iD ∂ vDS ∣ ∣Q ? Ta có: id = gmvgs + r1o vds(có thể đặt r1o = go) vgs = r?.ig vgsGDSr?gmvgsr0vdsidHình 40Các phương trình diễn tả giản đồ sau gọi mạch tương đương xoay chiều FET vgsGDSgmvgsr0vdsidHình 41Riêng E-MOSFET, tổng trở vào r? lớn, nên mạch tương đương người ta bỏ r? ĐIỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET Cũng tương tự BJT, cách tổng quát người ta định nghĩa điện dẫn truyền FET tỉ số: gm = id(t) vgs(t) QVGS (volt)ID(mA)?VGS?IDVGS(off)IDSS 13/19 Transitor trường ứng (Field Effect Transitor) Độ dốc điểm ID = IDSS gmoĐộ dốc điểm Q là:Hình 42Điện dẫn truyền suy từ đặc tuyến truyền, độ dốc tiếp tuyến với đặc tuyến truyền điểm điều hành Q Về mặt tốn học, từ phương trình truyền: [ ID = IDSS − VGS VGS(off) Ta suy ra: gm = gm = − 2IDSS VGS(off) ] [ dID dVGS = IDSS − [ VGS VGS(off) = 1− VGS VGS(off) ] ] Trị số gm VGS = 0volt (tức ID=IDSS) gọi gmo Vậy: gmo = − 2IDSS VGS(off) [ Từ ta thấy: gm = gmo − VGS VGS(off) ] Trong đó: gm: điện dẫn truyền JFET hay DE-MOSFET với tín hiệu nhỏ gmo: gm VGS= 0V VGS: Điện phân cực cổng - nguồn VGS(off): Điện phân cực cổng - nguồn làm JFET hay DE-MOSFET ngưng [ Ngồi từ cơng thức: ID = IDSS − Vậy: gm = gmo √ VGS VGS(off) ] Ta suy ra: √ ID IDSS [ = 1− VGS VGS(off) ] ID IDSS Phương trình cho ta thấy liên hệ điện dẫn truyền gm với dòng điện thoát ID điểm điều hành Q gmo xác định từ thông số IDSS VGS(off) nhà sản xuất cung cấp 14/19 Transitor trường ứng (Field Effect Transitor) ĐIỆN DẪN TRUYỀN CỦA E-MOSFET Do cơng thức tính dịng điện ID theo VGS E-MOSFET khác với JFET DEMOSFET nên điện dẫn truyền khác Từ công thức truyền E-MOSFET ID = K[VGS − VGS(th)] Ta có: gm = dID dVGS = d dVGS [K[V ] GS − VGS(th)] gm = 2K[VGS − VGS(th)] Ngoài ra: VGS = √ ID K + VGS(th) Thay vào ta được: gm = 2√KID Trong đó: gm: điện dẫn truyền E-MOSFET cho tín hiệu nhỏ K: số với đơn vị Amp/volt2 ID: Dịng diện phân cực cực D Ta thấy gm tùy thuộc vào dịng điện ID, gọi gm1 điện dẫn truyền EMOSFET ứng với dịng ID1 gm2 điện dẫn truyền E-MOSFET ứng với dịng ID2 VGS (volt)ID(mA)ID1QIDmax Độ dốc Q gm1VGS(th)0Hình 43Ta có: gm1 = 2√KID1 gm2 = 2√KID2 nên: gm2 = gm1 √ ID2 ID1 TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET - Giống BJT, người ta dùng hiệu ứng Early để định nghĩa tổng trở FET (ở vùng bảo hòa, VDS tăng, dòng điện ID tăng chùm đặc tuyến hội tụ điểm gọi điện Early) 15/19 Transitor trường ứng (Field Effect Transitor) Nếu gọi VA điện Early ta có: • ro = VA ID ro: Tổng trở FET • 0VDS(volt)Early voltageID(mA)VGSHình 44ro thAy đổi theo dịng ID có trị số khoảng vài M? đến 10M? - Do JFET thường dùng theo kiểu (phân cực nghịch nối cổng - nguồn) nên tổng trở vào lớn (hàng trăm M?) Riêng E-MOSFET DE-MOSFET cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào lớn (hàng trăm M?) Kết người ta xem gần tổng trở vào FET vô hạn Với FET : r? ? ? ? vgsGDSr?gmvgsr0vdsidHình 45 (a)vgsGDSgmvgsr0vdsidHình 45 (b)vgsGDSgmvgsvdsidHình 45 (c)Trong mạch sử dụng với tín hiệu nhỏ người ta dùng mạch tương đương cho FET hình (a) hình (b) Nếu tải không lớn lắm, mạch tương đương người ta bỏ ro Hình 45 CMOS TUYẾN TÍNH (LINEAR CMOS) Nếu ta có E-MOSFET kênh P E-MOSFET kênh N mắc hình sau ta linh kiện tổ hợp gọi CMOS (Complementary MOSFET) G1S1D1G2D2S2vi(t)v0(t)Q1 E-MOSFET kênh PQ2 E-MOSFET kênh NQ1Q2Hình 46 p-n+n+S2G2D2SiO2Hình 47Thân n-p+p+D1S1G1Thật cấu trúc sau: Cấu trúc CMOS dùng nhiều IC tuyến tính IC số + Bây ta xét mạch trên, ta thử xem đáp ứng CMOS tín hiệu vào có dạng xung vng hình vẽ Mạch ứng dụng làm cổng đảo tẩng cuối OP-AMP (IC thuật toán) - Khi vi = 5V (0 ? t ? t1); E-MOSFET kênh P ngưng vGS(t)=0V, lúc EMOSFET kênh N dẫn mạnh vGS(t)=5V nên điện ngõ vo(t)=0V - Khi vi(t)=0V (t ? t1), E-MOSFET kênh P dẫn điện mạnh (vì vGS(t) = -5V) lúc EMOSFET kênh N khơng dẫn điện (vì vGS(t) = 0V) nên điện ngõ vo(t)=VDD=5V G1S1D1G2D2S2vi(t)v0(t)Q1Q2Hình 48VDD = 15Vvi(t)t05Vt1vo(t)t05Vt1 16/19 Transitor trường ứng (Field Effect Transitor) Như vậy, tác dụng CMOS mạch đảo (inverter) G1S1D1G2D2S2vi(t)v0(t)Q1 PQ2 NHình 49VDD = +15V vi(t)t0vo(t)t0Ta xem mạch khuếch đại đơn giản dùng CMOS tuyến tính: VGG = VDD = 7,5V - Khi vi(t) dương, E-MOSFET kênh N dẫn điện mạnh E-MOSFET kênh P bắt đầu dẫn điện yếu Do vo(t) giảm - Khi vi(t) dương, E-MOSFET kênh P dẫn điện mạnh E-MOSFET kênh N bắt đầu dẫn điện yếu hơn, nên vo(t) tăng Như vây ta thấy tín hiệu ngõ vào ngõ ngược pha (lệnh pha 180o) MOSFET CÔNG SUẤT: V-MOS VÀ D-MOS Các transistor trường ứng (JFET MOSFET) mà ta khảo sát thích hợp cho mạch có biên độ tín hiệu nhỏ tiền khuếch đại, trộn sóng, khuếch đại cao tần, trung tần, dao động… năm 1976, người ta phát minh loại transistor trường có cơng suất vừa, đến lớn với khả dịng đến vài chục ampere cơng suất lên đến vài chục Watt V-MOS: Thật loại E-MOSFET cải tiến, khơng có sẵn thơng lộ điều hành theo kiểu tăng khác cấu trúc E-MOSFET V-MOS trình bày hình vẽ sau: Thơng lộ hình thànhp- thânn+n+NguồnSCổngGThốtDSiO2Hình 50E-MOSFET kênh NThơng lộ hình thànhNguồnSCổngGSiO2V-MOS kênh NNguồnSn+nn+n+ppThoátD Khi VGS dương lớn VGS(th), thơng lộ hình thành dọc theo rãnh V dòng electron chạy thẳng từ hai nguồn S đến cực D Vì lý nên gọi V-MOS (Vertical MOSFET) 17/19 Transitor trường ứng (Field Effect Transitor) D-MOS: Cũng loại E-MOSFET hoạt động theo kiểu tăng, ứng dụng tượng khuếch tán đôi (double-diffused) nên gọi D-MOS Có cấu trúc sau: n+n+Thân n+n-p+p+NguồnSCổngGNguồnSThốt DDMOS kênh NThơng lộ hình thànhHình 51 Các đặc tính hoạt động V-MOS D-MOS giống E-MOSFET Ngoài ra, đặc điểm riêng V-MOS D-MOS là: - Điện trở động rds hoạt động nhỏ (thường nhỏ 1?) - Có thể khuếch đại công suất tần số cao - Dải thơng mạch khuếch đại cơng suất lên đến vài chục MHz - V-MOS D-MOS có kênh N kênh P, kênh N thơng dụng - V-MOS D-MOS có ký hiệu E-MOSFET Họ FET tóm tắt sau FETJFETMOSFETJFETkênh NJFETKênh PDE-MOSFETKiểu + tăngEMOSFETKiểu tăngDE-MOSFETKênh NDE-MOSFETKênh PE-MOSFETKênh NEMOSFETKênh PV-MOSKênh ND-MOSKênh NCMOSV-MOSKênh PD-MOSKênh P Bài tập cuối chương Tính VD, điện dẫn truyền gm mạch: IDSS = 4mAVGS(off) = -4VVD 18/19 Transitor trường ứng (Field Effect Transitor) IDSS = 4mAVGS(off) = -4VTrong mạch điện sau, tính điện phân cực VD điện dẫn truyền gm Trong mạch điện sau, tính điện phân cực VD, VG Cho biết E-MOSFET có hệ số k =  mA2  VGS(th) = 3V V 19/19 ... nhanh hơn, nghĩa trị số VDS để thông lộ nghẽn nhỏ trường hợp VGS=0V đó, dịng điện bảo hoà ID nhỏ IDSS 3/19 Transitor trường ứng (Field Effect Transitor) Chùm đặc tuyến ID=f(VDS) với VGS thông... VGS = Suy ra, VGS = − VGG + RGIGSS 10/19 Transitor trường ứng (Field Effect Transitor) Vì dịng điện IGSS nhỏ nên ta bỏ qua Như vậy, VGS ≈ − VGG Trong trường hợp trên, VGS = -1 Đây phương trình... ta dùng hiệu ứng Early để định nghĩa tổng trở FET (ở vùng bảo hòa, VDS tăng, dòng điện ID tăng chùm đặc tuyến hội tụ điểm gọi điện Early) 15/19 Transitor trường ứng (Field Effect Transitor) Nếu