Bài giảng Cấu trúc máy tính Chương 2: Bus và truyền thông tin trong máy tính

Phân lo i Bus ti p ạ ế Bus thương phân loai theo 3 cach sau:  Theo tô chưc phân cưng  Theo giao thưc truyên thông bus đông bô va không đông bô  Theo loai tin hiêu truyên trên bus bus

CÂU TRUC MAY TINH

CHƯƠNG 2: BUS VÀ TRUYỀN THÔNG TIN

TRONG MÁY TÍNH

Nôi dung cua chương 2

2.1 Định nghĩa Bus

2.2 Phân loại Bus

2.3 Bus mở rộng

(bus hệ thống – system bus)

2.1 Đ nh nghĩa Bus (ti p) ị ế

 Các bus chức năng:

 Bus địa chỉ

 Bus dữ liệu

 Bus điều khiển

 Độ rộng bus: là số đường dây của bus có thể truyền các bit thông tin đồng thời (chỉ dùng cho bus địa chỉ và bus dữ liệu)

 Nếu độ rộng bus địa chỉ là N bit :

AN-1, AN-2, A2, A1, A0

 có thể đánh địa chỉ tối đa cho 2N ngăn nhớ

 Ví dụ: Bộ xử lý Pentium có bus địa chỉ 32 bit

 không gian địa chỉ là 232 byte = 4GBytes (đánh địa chỉ theo byte)

Bus đi u khi n ề ể

 Ch c năngứ : v n chuy n các tín hi u đi u khi nậ ể ệ ề ể

 Bus h th ng ph thu c vào c u trúc bus (các tín hi u) c a b ệ ố ụ ộ ấ ệ ủ ộ

x lý các mô-đun nh và các mô-đun vào-ra cũng ph thu c vào ử ớ ụ ộ

b x lý.ộ ử

 Vì v y c n ph i phân c p bus ậ ầ ả ấ  đa bus

Phân c p bus trong máy tính ấ

 Phân c p bus cho các thành ph n:ấ ầ

 Bus c a b x lýủ ộ ử

 Bus c a b nh chínhủ ộ ớ

 Các bus vào-ra

 Phân c p bus khác nhau v t c đấ ề ố ộ

 Bus b nh chính và các bus vào-ra không ph thu c vào b x ộ ớ ụ ộ ộ ử

lý c thụ ể

Các bus đi n hình trong PC ể

 Bus c a b x lý (Front Side Bus - FSB): có t c đ nhanh nh tủ ộ ử ố ộ ấ

 Bus c a b nh chính (n i ghép v i các mô-đun RAM)ủ ộ ớ ố ớ

 AGP bus(Accelerated Graphic Port) - Bus đ h a tăng t c: n i ồ ọ ố ốghép card màn hình tăng t c.ố

 PCI bus(Peripheral Component Interconnect): n i ghép v i các ố ớthi t b ngo i vi có t c đ trao đ i d li u nhanh.ế ị ạ ố ộ ổ ữ ệ

 USB (Universal Serial Bus): Bus n i ti p đa năngố ế

 IDE (Integrated Device Electronics): Bus k t n i v i đĩa c ng ế ố ớ ổ ứ

ho c đĩa CD, DVDặ ổ

Máy tính pentim 4 dùng Chipset 845

2.2 Phân lo i Bus ạ

 Các bus trong h th ng máy tính ệ ố

2.2 Phân lo i Bus (ti p) ạ ế

 Bus thương phân loai theo 3 cach sau:

 Theo tô chưc phân cưng

 Theo giao thưc truyên thông (bus đông bô va không đông bô)

 Theo loai tin hiêu truyên trên bus (bus đia chi, bus

dư liêu )

2.2 Phân lo i Bus (ti p) ạ ế

1 Bus h th ng:ệ ố

 Thương co nhiêu thiêt bi nôi vơi bus.

 Môt sô la tich cưc (master)

 Môt sô chơ yêu câu tư cac thiêt bi khac (slave)

2 Bus Driver và Bus Receiver

 Tín hi u trong máy tính phát ra thệ ường không đ đ đi u khi n ủ ể ề ểbus nh t là khi bus khá dài và có nhi u thi t b n i v i nó ấ ề ế ị ố ớ  các bus master đượ ố ớc n i v i bus thông qua 1 chip g i là ọ bus driver

( c b n nó là b khu ch đ i tín hi u s ơ ả ộ ế ạ ệ ố

 Slave đượ ố ớc n i v i bus thông qua bus receiver.

 Đ i v i các thi t b khi là master, khi là slave ngố ớ ế ị ười ta dùng 1 chip

k t h p g i là ế ợ ọ transceiver

3 Bus đ ng b - ồ ộ Synchronous bus

 Co môt đương điêu khiên bơi môt bô dao đông

3 Bus đ ng b - ồ ộ Synchronous bus (tiếp)

 Gian đô thơi gian cua bus đông bô

3 Bus đ ng b - ồ ộ Synchronous bus (tiếp)

 Read cylce: chu ky đoc

 φ xung clock

 Address: đia chi

 Data: dư liêu

 MREQ: tin hiêu yêu câu bô nhơ

 RD: tin hiêu yêu câu đoc.

 Memory address to be read: đia chi bô nhơ đa ôn đinh

4 Bus bât đông bô-Asynchronous bus

 Không sư dung xung clock đông bô

 Chu ky co thê keo dai tuy y va co thê khac nhau đôi vơi cac câp thiêt bi khac nhau

 Chủ yếu gồm 4 tín hiệu sau:

MSYN tích cực

SSYN bù tích cực để đáp lại tín hiệu MSYN

MSYN được đảo để đáp lại tín hiệu SSYN bù

(tích cực)

SSYN bù được đảo để đáp lại tín hiệu MSYN

không tích cực

4 Bus bât đông bô-Asynchronous bus (tiếp)

5 Phân x bus ử

 Không phai chi co CPU lam bus master

 Cac chip I/O cung co luc lam bus master co thê đoc hay ghi bô nhơ va goi ngăt

 Điêu gi xay ra khi 2 thiêt bi trơ lên cân lam bus

master

 Cơ chê phân xư bus

6 Phân x bus t p trung ử ậ

 Nhiêu vi xư ly co đơn vi phân xư đươc chê tao năm

ngay trong chip CPU

 Trong môt sô may tinh mini đơn vi nay năm ngoai chip CPU

 Theo cơ chê nay thi bô phân xư (arbiter) chi co thê biêt

co yêu câu chiêm dung bus bay không ma không biêt

co bao nhiêu đơn vi muôn chiêm dung bus

 Khi arbiter nhân đươc yêu câu no se phat ra môt tin

hiêu cho phep trên đương dây (bus grant: cho phep sư dung bus)  đương dây nay nôi qua tât ca cac I/O

theo kiêu nôi tiêp

6 Phân x bus t p trung (ti p) ử ậ ế

 Phân xư bus tâp trung môt mưc nôi tiêp.

6 Phân x bus t p trung (ti p) ử ậ ế

 Phân xư bus tâp trung 2 mưc

9 Phân xư bus không tâp trung

 Cơ chê đươc thưc hiên như sau:

9 Phân xư bus không tâp trung (tiếp)

 Bus request: yêu câu chiêm dung bus

 Bus busy: đương bao bân, đương bus master đăt ơ mưc tich cưc khi co thiêt bi đang chiêm dung bus

 Bus arbitration: đươc măc nôi tiêp thanh môt chuôi xich qua tât ca cac thiêt bi ngoai vi Đâu cua chuôi nay đươc găn vơi điên ap 5V cua nguôn nuôi

10 X lý ng t ử ắ

 Trên đây đã kh o sát các chu kỳ bus thông thả ường, trong đó

master g i thông tin t i slave.ử ớ

 M t ng d ng quan tr ng n a c a bus là dùng đ x lý ng tộ ứ ụ ọ ữ ủ ể ử ắ

 Khi CPU ra l nh cho thi t b I/O làm m t vi c gì đó, nó thệ ế ị ộ ệ ường

ch đ i tín hi u ng t do thi t b I/O phát ra khi hoàn thành công ờ ợ ệ ắ ế ị

vi c đệ ược CPU yêu c u.ầ

 Khi nh n đậ ược tín hi u ng t, CPU s đáp ng ngay, có th nh n ệ ắ ẽ ứ ể ậ

d li u do thi t b I/O truy n v , hay g i ti p d li u ra thi t b ữ ệ ế ị ề ề ở ế ữ ệ ế ịI/O, hay CPU s s d ng bus cho m t thao tác khác….ẽ ử ụ ộ

 Nh v y chính ng t phát ra tín hi u yêu c u s d ng busư ậ ắ ệ ầ ử ụ

10 X lý ng t (ti p) ử ắ ế

 Khái ni m chung v ng t: Ng t là c ch cho phép CPU t m ệ ề ắ ắ ơ ế ạ

d ng chừ ương trình đang th c hi n đ chuy n sang th c hi n ự ệ ể ể ự ệ

m t chộ ương trình khác, g i là ọ ch ng trình con ph c v ng tươ ụ ụ ắ

Ho t đ ng ng t ạ ộ ắ

 Sau khi hoàn thành m i m t l nh, b x lý ki m tra tín hi u ng t ỗ ộ ệ ộ ử ể ệ ắ

 N u không có ng t ế ắ  b x lý nh n l nh ti ptheo c a ch ng trình hi n ộ ử ậ ệ ế ủ ươ ệ

t i ạ

 N u có tín hi u ng t: ế ệ ắ

 T m d ng ch ạ ừ ươ ng trình đang th c hi n ự ệ

 C t ng c nh (các thông tin liên quan đ n ch ấ ữ ả ế ươ ng trình b ng t) ị ắ

 Thi t l p PC tr đ n ch ế ậ ỏ ế ươ ng trình con ph c v ng t ụ ụ ắ

 Chuy n sang th c hi n ch ể ự ệ ươ ng trình con ph c v ng t ụ ụ ắ

 Cu i ch ố ươ ng trình con ph c v ng t, khôi ph c ng c nh và ti p t c ụ ụ ắ ụ ữ ả ế ụ

ch ươ ng trình đang b t m d ng ị ạ ừ

Ho t đ ng ng t (ti p) ạ ộ ắ ế

Chu trình v i l nh ng t ớ ệ ắ

X lý v i nhi u tín hi u ng t ử ớ ề ệ ắ

 X lý ng t tu n t ử ắ ầ ự

 Khi m t ng t đang đ ộ ắ ượ c th c hi n, các ng t khác s b c m ự ệ ắ ẽ ị ấ

 B x lý s b qua các ng t ti p theo trong khi đang x lý m t ng t ộ ử ẽ ỏ ắ ế ử ộ ắ

 Các ng t v n đang đ i và đ ắ ẫ ợ ượ ể c ki m tra sau khi ng t đ u tiên đ ắ ầ ượ ử c x

lý xong

 Các ng t đ ắ ượ c th c hi n tu n t ự ệ ầ ự

 X lý ng t u tiên ử ắ ư

 Các ng t đ ắ ượ ị c đ nh nghĩa m c u tiên khác nhau ứ ư

 Ng t có m c u tiên th p h n có th b ng t b i ng t u tiên cao h n ắ ứ ư ấ ơ ể ị ắ ở ắ ư ơ

 x y ra ng t l ng nhau ẩ ắ ồ

2.3 Bus m r ng - ở ộ expansion bus

 Bus m r ng cho phép PC liên l c đở ộ ạ ượ ớc v i các thi t b ngo i vi, ế ị ạcác thi t b này đế ị ược cài đ t qua các khe c m m r ng ặ ắ ở ộ

(expansion slot) Các thông s chính c a bus m r ng: t c đ ố ủ ở ộ ố ộ

truy n t i đa gi a các thi t b v i nhau và gi a các thi t b v i b ề ố ữ ế ị ớ ữ ế ị ớ ộ

nh chính, s đớ ố ường đ a ch (s lị ỉ ố ượng ô nh có th đớ ể ược truy

xu t b i 1 thi t b ), s đấ ở ế ị ố ường ng t c ng, ….ắ ứ

1 Bus ISA ( Industry Standard Architecture)

 Bus ISA dùng cho h th ng ch đệ ố ỉ ượ ềc đi u khi n b i 1 CPU trên ể ở

b ng m ch chínhả ạ

 Bus ISA ban đ u có đ r ng d li u 8 bit, t n s 4,77 Mhzầ ộ ộ ữ ệ ầ ố

 Bus ISA c i ti n có đ r ng d li u 16 bit, t n s 8 Mhz.ả ế ộ ộ ữ ệ ầ ố

2 Bus EISA và MCA

 Bus EISA (Extended ISA) là chu n m r ng c a ISA đ b trí các ẩ ở ộ ủ ể ố

d li u 32 bit nh ng v n tữ ệ ư ẫ ương thích đượ ớ ạc v i m ch ghép n i cũ.ố

 Bus MCA (Micro Channel Architecture)

 Ph c v cho h th ng IBM PS/2 không tụ ụ ệ ố ương thích v i ISAớ

 Có th ho t đ ng v i 16 hay 32 bit d li u.ể ạ ộ ớ ữ ệ

3 Bus c c b (Local bus) ụ ộ

 Chu n các ẩ bus c c b ụ ộ t o thêm ạ các khe c m m r ng ắ ở ộ n i tr c ố ự

ti p vào bus c c b (bus n i gi a CPU và các b đ m)ế ụ ộ ố ữ ộ ệ

 Do v y, bus m r ng lo i này cho phép truy xu t lên trên 32 bit ậ ở ộ ạ ấcũng nh t n d ng đư ậ ụ ượ ố ộc t c đ xung clock c a chính CPU, tránh ủ

được rào c n 8.33MHz c a bus h th ngả ủ ệ ố

 Theo hướng gi i quy t này, Intel đã phát tri n bus PCI và U ban ả ế ể ỷVESA (Video Electronics Standards Association) đã phát tri n bus ểVL

4 Bus PCI(Peripheral Component Interconnect)

5 Bus VL - VESA local bus

 Gi ng nh PCI, bus VL cũng phân cách gi a h CPU, b nh ố ư ữ ệ ộ ớ

chính, và bus m r ng chu nở ộ ẩ

 Bus VL ch làm vi c v i 32 bits, trong tỉ ệ ớ ương lai s đẽ ược m r ng ở ộ

đ n 64 bits.ế

5 Bus VL - VESA local bus (ti p) ế