Bài giảng Cấu trúc máy tính Chương 4: Các phương pháp vào – ra dữ liệu

CÂU TRUC MAY TINHCHƯƠNG 4: CÁC PHƯƠNG PHÁP VÀO – RA DỮ LIỆU... Cấu trúc phần cứng của các hệ thống vào – ra dl4.2.. Các phương pháp vào ra dữ liệu... Cấu trúc phần cứng của các hệ thống

Trang 1

CÂU TRUC MAY TINH

CHƯƠNG 4: CÁC PHƯƠNG PHÁP VÀO –

RA DỮ LIỆU

Trang 2

Nôi dung cua chương 4

4.1 Cấu trúc phần cứng của các hệ thống vào – ra dl4.2 Các phương pháp vào ra dữ liệu

Trang 3

4.1 Cấu trúc phần cứng của các hệ thống vào – ra

Trang 4

1 C u trúc song song (ti p) ấ ế

Trang 5

 Đ a ch c s c a các thanh ghi cho t t c c ng LPT (line printer) ị ỉ ơ ở ủ ấ ả ổ

t LPT1 đ n LPT4 đừ ế ượ ư ữc l u tr trong vùng s li u BIOSố ệ

 Thanh ghi s li u đố ệ ượ ịc đ nh v offset 00h, thanh ghi trang thái ị ở ở01h, và thanh ghi đi u khi n 02hề ể ở

Trang 6

 Thanh ghi d li u: (hai chi u):ữ ệ ề

 Thanh ghi tr ng thái máy in (ch đ c):ạ ỉ ọ

Trang 7

 Thanh ghi đi u khi n máy in:ề ể

Trang 8

 Các chân tín hi u c a đ u c m 25 chân c a c ng song song LPT nh sau: ệ ủ ầ ắ ủ ổ ư

Trang 9

 Trao đ i d li u gi a hai máy tính qua c ng song songổ ữ ệ ữ ổ

Trang 10

2 C ng n i ti p – Serial port ổ ố ế

 Truy n n i ti p đ ng b và b t đ ng bề ố ế ồ ộ ấ ồ ộ

 Ghép n i ti p cho phép trao đ i gi a các thi t b t ng bit m tố ế ổ ữ ế ị ừ ộ

 D li u thữ ệ ường đượ ửc g i theo các nhóm bit SDU (serial data unit) mà m i nhóm t o thành 1 byte hay 1 wordỗ ạ

 Các thi t b ng ai vi nh : máy v , modem, chu t có th đế ị ọ ư ẽ ộ ể ược

n i v i PC qua c ng n i ti p COM.ố ớ ổ ố ế

 S khác nhau gi a truy n n i ti p đ ng b và b t đ ng b là: ự ữ ề ố ế ồ ộ ấ ồ ộtrong k thu t truy n đ ng b , ngoài đỹ ậ ề ồ ộ ường dây d li u ph i ữ ệ ả

đ a thêm vào m t ho c vài đư ộ ặ ường tín hi u đ ng b đ cho ệ ồ ộ ể

bi t r ng khi nào bit ti p theo n đ nh trên đế ằ ế ổ ị ường truy nề

Trang 11

2 C ng n i ti p – Serial port (ti p) ổ ố ế ế

 Truy n n i ti p đ ng b và b t đ ng bề ố ế ồ ộ ấ ồ ộ

 Ngượ ạc l i trong truy n b t đ ng b , các bit d li u t nó ề ấ ồ ộ ữ ệ ự

ch a các thông tin đ đ ng b ; ph n phát và ph nthu ph i ứ ể ồ ộ ầ ầ ả

h at đ ng v i cùng 1 t n s xung clock.ọ ộ ớ ầ ố

 Ki m tra ch n l và t c đ truy nể ẵ ẻ ố ộ ề

 Bit ch n l (parity bit) đẵ ẻ ượ ưc đ a vào khung SDU dùng đ phát ể

hi n l i trên đệ ỗ ường truy nề

 Vi c truy n bit ch n l ch ki m soát đệ ề ẵ ẻ ỉ ể ược các l i trên đỗ ường truy n ng n và các l i bit đ n nên trong m t s ng d ng đ c ề ắ ỗ ơ ộ ố ứ ụ ặ

bi t ngệ ười ta ph i dùng mã CRC m c dù ph c t p h nả ặ ứ ạ ơ

 H u h t đ u đầ ế ề ược thi t k ph n c ng ki m tra ch n lế ế ầ ứ ể ẵ ẻ

Trang 12

 Nhóm d li u n i ti p SDU và n i ti p hóaữ ệ ố ế ố ế

 Trước khi truy n chu i s li u n i ti p, máy phát và máy thu ề ỗ ố ệ ố ế

ph i đả ược kh i t o đ h at đ ng v i cùng m t đ nh d ng d ở ạ ể ọ ộ ớ ộ ị ạ ữ

li u, cùng m t t c đ truy n.ệ ộ ố ộ ề

 M t SDU v i 1 bit start, 7 bits s li u, 1 bit ch n l và 1 bit ộ ớ ố ệ ẵ ẻ

stop mô t nh hình v L u ý r ng: bit start luôn b ng 0 ả ư ẽ ư ằ ằ

(space) và bit stop luôn b ng 1(mark).ằ

Trang 13

Trang 14

 Bus interface: ghép n i bus; ố

 Serial data: d li u n i ti p; ữ ệ ố ế

 Transmitter holder register: thanh ghi đ m gi d li u phát; ệ ữ ữ ệ

 Transmitter shift register: thanh ghi d ch d li u phát; ị ữ ệ

 Receiver buffer register: thanh ghi đ m d li u thu; ệ ữ ệ

 Receiver shift register: thanh ghi d ch d li u thu; ị ữ ệ

 SDU logic: m ch logic SDU; ạ

 Interface control baud generator: máy phát đi u khi n t c đ truy n d li u ề ể ố ộ ề ữ ệ

 baud;

 Clock: xung clock;

Trang 15

3 Chu n ghép n i RS - 232 ẩ ố

 Chu n này quy đ nh ghép n i v c khí, đi n, và logic gi a m t thi t b đ u ẩ ị ố ề ơ ệ ữ ộ ế ị ầ

cu i s li u DTE (Data Terminal Equipment) và thi t b thông tin s li u DCE ố ố ệ ế ị ố ệ (Data Communication Equipment)

Trang 16

3 Chu n ghép n i RS – 232 (ti p) ẩ ố ế

Trang 17

3 Chu n ghép n i RS – 232 (ti p) ẩ ố ế

 Các phương th c n i gi a DTE và DCE:ứ ố ữ

 Đ n công (simplex connection): d li u ch đơ ữ ệ ỉ ược truy n theo 1 ề

hướng

 Bán song công ( half-duplex): d li u truy n theo 2 hữ ệ ề ướng,

nh ng m i th i đi m ch đư ỗ ờ ể ỉ ược truy n theo 1 hề ướng

 Song công (full-duplex): s li u đố ệ ược truy n đ ng th i theo 2 ề ồ ờ

hướng

Trang 18

4.2 Các ph ng pháp vào – ra d li u ươ ữ ệ

 1 Truy xu t c ng n i ti p dùng DOS và BIOSấ ổ ố ế

 L nh ng ai trú MODE c a DOS có th đ t các thông s cho c ng n i ệ ọ ủ ể ặ ố ổ ố

Trang 19

2 Giao ti p PC Game ế

 C u trúc và ch c năng c a board ghép n i trò ch i (PC game) nh hình bên ấ ứ ủ ố ơ ư

d ướ ằ i B ng l nh IN và OUT có th truy xu t qua đ a ch 201h ệ ể ấ ị ỉ

Trang 20

2 Giao ti p PC Game (ti p) ế ế

Trang 21

3 Giao ti p v i bàn phím ế ớ

 Bàn phím – c u trúc và ch c năng:ấ ứ

Trang 22

3 Giao ti p v i bàn phím (ti p) ế ớ ế

 Chip x lý bàn phím liên t c ki m tra tr ng thái c a ma tr n quét (scan ử ụ ể ạ ủ ậ

matrix) đ xác đ nh công t c t i các t a đ X,Y đang đ ể ị ắ ạ ọ ộ ượ c đóng hay m và ở ghi m t mã t ộ ươ ứ ng ng vào b đ m bên trong bàn phím ộ ệ

 Sau đó mã này s đ ẽ ượ c truy n n i ti p t i m ch ghép n i bàn phím trong ề ố ế ớ ạ ố

PC C u trúc c a SDU cho vi c truy n s li u này và các chân c m c a đ u ấ ủ ệ ề ố ệ ắ ủ ầ

n i bàn phím ố

Trang 23

 STRT: bit start (luôn b ng 0) ằ

 DB0 - DB7: bit s li u t 0 đ n 7 ố ệ ừ ế

 PAR: bit parity (luôn l ) ẻ

 STOP: bit stop (luôn b ng 1) ằ

Trang 24

 Mã quét bàn phím:

 M i phím nh n s đ ỗ ấ ẽ ượ c gán cho 1 mã quét (scan code) g m 1 byte ồ

 N u 1 phím đ ế ượ c nh n thì bàn phím phát ra 1 mã make code t ấ ươ ứ ng ng

v i mã quét truy n t i m ch ghép n i bàn phím c a PC ớ ề ớ ạ ố ủ

Trang 25

 Truy xu t bàn phím qua Bios:ấ

 BIOS ghi các ký t do vi c nh n các phím vào b đ m t m ự ệ ấ ộ ệ ạ

th i đờ ượ ọc g i là b đ m bàn phím (keyboard buffer), có đ a ch ộ ệ ị ỉ40:1E, g m 32 byte và do v y k t thúc đ a ch 40:3Dồ ậ ế ở ị ỉ

 M i ký t đỗ ự ượ ư ữ ằc l u tr b ng 2 bytes, byte cao là mã quét, và byte th p là mã ASCIIấ

 Nh v y, b đ m có th l u tr t m th i 16 ký tư ậ ộ ệ ể ư ữ ạ ờ ự

Trang 26

Truy xu t bàn phím qua Bios (ti p) ấ ế

 Chương trình x lý ng t s xác đ nh mã ASCII t mã quét b ng ử ắ ẽ ị ừ ằ

b ng bi n đ i và ghi c 2 mã vào b đ m bàn phím B đ m bàn ả ế ổ ả ộ ệ ộ ệphím đượ ổ ức t ch c nh b đ m vòng (ring buffer) và đư ộ ệ ược qu n ả

lý b i 2 con trở ỏ

 Các giá tr con tr đị ỏ ượ ư ữc l u tr trong vùng s li u c a BIOS đ a ố ệ ủ ở ị

ch 40:1A và 40:1C Ng t INT 16h trong BIOS cung c p 8 hàm cho ỉ ắ ấbàn phím Thường các hàm BIOS tr v m t giá tr 0 c a ASCII ả ề ộ ị ủ

n u phím đi u khi nho c ch c năng đế ề ể ặ ứ ược nh n ấ

Trang 28

4 AGP – Accelerated Graphics Port

 Nguyên lý chung:

 AGP là m t Bus 32 bit v i xung nh p 66Mhzộ ớ ị

 Không có thi t b nào trên máy tính s d ng AGP bus ế ị ử ụ  luôn

Trang 30

5 PCI Express (ti p) ế

 K t n i n i ti p t c đ caoế ố ố ế ố ộ

 Ban đ u dùng k t n i n i ti p đ truy n tín hi uầ ế ố ố ế ể ề ệ

 K t n i song songế ố

 PCIe là k t n i n i ti p mà ho t đ ng nh là m ng h n là ế ố ố ế ạ ộ ư ạ ơbus

Trang 31

Trang 32

 V n đ băng thông:ấ ề

 PCIe g m nhi u lo i 1x, 2x, 4x, 8x, 12x, 16xồ ề ạ

 Băng thông l n h n r t nhi u so v i PCI cũ.ớ ơ ấ ề ớ

 4x, 8x, 12x s d ng trong th trử ụ ị ường máy ch ủ

 1x, 2x, 16x s d ng cho ngử ụ ười dùng thông thường

 M i đỗ ường lane c a PCIe g m 2 c p dây, 1 đ truy n, 1 đ ủ ồ ặ ể ể ể

g i.ử

 Gói d li u di chuy n v i t c đ 1bit/chu kì.ữ ệ ể ớ ố ộ

Trang 33

Trang 34

Trang 35

Trang 36

 Nh ng đi u ki n thu n l i khi chuy n t c đ k t n i n i ti p:ữ ề ệ ậ ợ ể ố ộ ế ố ố ế

 Ư u tiên d li u, ngăn ch n hi n t ữ ệ ặ ệ ượ ng ngh n m ch ẽ ạ

 D li u đ ữ ệ ượ c truy n theo th i gian th c ề ờ ự

 S d ng ít chân c m h n do đ r ng dl nh h n bus thông th ử ụ ắ ơ ộ ộ ỏ ơ ườ ng

Định dạng
Số trang	36
Dung lượng	652,14 KB