1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Giảm nhiễu trong mạch in

33 444 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Giảm nhiễu trong mạch in

LOGO Đại học Bách khoa Đà Nẵng Khoa Điện tử Viễn thông Lớp Cao học Kỹ thuật Điện tử K28 GVHD : PGS.TS. Tăng Tấn Chiến Môn học : Tương thích điện từ Đề tài : Giảm nhiễu trong mạch in Tương thích điện từ Đà Nẵng, 2015 1 Nội dung Cơ sở lý thuyết 1 Nội dung thực hành 2 Kết luận 3 Tương thích điện từ 2 Cơ sở lý thuyết  Mô hình hóa nhiễu điện từ Nguồn Tần số Ghép nối Dải tác động Điện trường Thấp Điện dung Ngắn Từ trường Thấp Cảm kháng Ngắn Điện từ trường Cao Bức xạ Dài Tương thích điện từ 3 Cơ sở lý thuyết Ghép cảm kháng i1 gây ra B(t) ảnh hưởng đến i2  I1 quá lớn  Mật độ tích hợp sai quy chuẩn  Tần số hoạt động cao và thay đổi liên tục  4 Cơ sở lý thuyết Ghép điện dung u1 gây ra E(t) ảnh hưởng đến u2  Khoảng cách module không hợp lý  Go-return-loop không hợp lý  Điện áp chênh lệch và biến thiên quá lớn Tương thích điện từ 5 Cơ sở lý thuyết Ghép trở kháng  Vòng 1 : Power supply VCC  Vòng 2 : Data u2  Thành phần ghép trở kháng : Zc  Zc [...]... hành Lựa chọn linh kiện Kết luận Linh kiện SMD Giao tiếp nối tiếp Bộ nhớ trong Tương thích điện từ 11 Nội dung thực hành Lựa chọn nguồn cấp Kết luận Nguồn xung Vcc = 3.3V • Giảm độ lớn nhiễu tác động lên hệ thống • Giảm công suất tiêu tán do nhiệt Tương thích điện từ 12 Nội dung thực hành Linh kiện phụ trợ Điện trở R Kết luận R(damp) = 100 Ω Tương thích điện từ 13 Nội dung thực hành Linh kiện phụ trợ... layout  Tối ưu hóa hình dạng đường mạch Hình dạng đường mạch tốt giúp giảm thiểu sóng cao tần phản xạ trên board Tương thích điện từ 21 Kỹ thuật layout  Tối ưu hóa VCC - GND VCC – GND đối xứng qua 2 bên PCB đảm bảo nhiễu phát xạ thấp nhất Tương thích điện từ 22 Kỹ thuật layout  Tối ưu hóa kích thước và vị trí via Các lỗ via đóng vai trò truyền tín hiệu qua các lớp mạch in khác nhau Tuy nhiên chúng cũng... Chuyển mạch tải có điện dung 15pF tồn tại trong 2.4ns  Vcc = 3.3V, Gợn nhiễu Vn = 3.5 % Vcc = 120mV  Cuộn cảm L = 0.2 nH (dùng máy đo)  = 10 * 15pF * 3.3V / 2.4ns = 1.031 A = 120 mV / 1.031A = 0.1163 Ω = 0.1163/(2 * П * 0.2 nH) = 841.75 Mhz = 1/(2 * П * 841.75Mhz * 0.1163) =1.6nF Tương thích điện từ 17 Bảng lựa chọn tụ Tên iểu đồ Cbypass(uF) 0.5 0.22 0.1 3.2 7.2 0.02 0.02 0 80 100 840Mhz 16 Cde-coupling... tần Tụ Aluminum, giá trị lớn, 1 – 100 uF 18 Nội dung thực hành Kỹ thuật layout  Định nghĩa và phân bố hợp lý các khối chức năng Tương thích điện từ 19 Kỹ thuật layout  Tối ưu hóa độ dài đường mạch Độ dài đường mạch mang tín hiệu RF rất quan trọng, thường được tính theo công thức: λ (Wavelength) = c (The Speed of Light) / f (Frequency)  λ = 300000000/868000000 = 34,56 cm Độ Dài đường mạch tối đa... Nội dung thực hành Linh kiện phụ trợ Cuộn cảm L Tương thích điện từ 14 Nội dung thực hành Linh kiện phụ trợ Tụ điện C - Tụ lọc - Tụ by pass - Tụ de-coupling Tương thích điện từ 15 Tính C bypass cho nguồn 1 Giả sử tất cả các tải hoạt động đồng thời,  xác định gợn dòng lớn nhất ∆I 2 Ước lượng gợn nhiễu lớn nhất trong hệ thống Vn 3 Tìm trở kháng lớn nhất Zmax = Vn/∆I 4 Từ giá trị cuộn dây L trên nguồn,... Tương thích điện từ 22 Kỹ thuật layout  Tối ưu hóa kích thước và vị trí via Các lỗ via đóng vai trò truyền tín hiệu qua các lớp mạch in khác nhau Tuy nhiên chúng cũng gây ra các hiệu ứng ảnh hưởng đến mạch in vì các thông số R, L, C của chúng Tương thích điện từ 23 Kỹ thuật layout  Hạn chế tối đa lỗ Via trên board RF  d = 12 mil = 0.3mm D = 12 + 6 + 6 = 24 mil = 0.6 mm H = 24 + 4 + 4 = 30 mil = 0.8... dài và liên tục 31 Tương thích điện từ Kết luận  Thiết kế thành công board thu phát RF đảm bảo tính tương thích điện từ  Tốc độ truyền dẫn cao, độ chính xác 100% trong khoảng cách 10km  Điện năng tiêu thụ thấp, khoảng 300mW không gây ra nhiễu bức xạ 32 Tương thích điện từ LOGO Thank You! Tương thích điện từ 33 ... Với line T = 35um W = 0.3 mm có R = 0.01Ω/cm DC Do R < 0.1Ω  L = 10 cm  S line = 100 mm * 0.3 mm = 30 mm2 Mà : S line < S board – S chip – S device – S isolated = 675 – 100 – 450 – * S line... nguồn cấp Kết luận Nguồn xung Vcc = 3.3V • Giảm độ lớn nhiễu tác động lên hệ thống • Giảm công suất tiêu tán nhiệt Tương thích điện từ 12 Nội dung thực hành Linh kiện phụ trợ Điện trở R Kết luận R(damp)... dạng đường mạch Hình dạng đường mạch tốt giúp giảm thiểu sóng cao tần phản xạ board Tương thích điện từ 21 Kỹ thuật layout  Tối ưu hóa VCC - GND VCC – GND đối xứng qua bên PCB đảm bảo nhiễu phát

Ngày đăng: 14/10/2015, 15:09

Xem thêm: Giảm nhiễu trong mạch in

TỪ KHÓA LIÊN QUAN

Mục lục

    Cơ sở lý thuyết

    Cơ sở lý thuyết

    Cơ sở lý thuyết

    Cơ sở lý thuyết

    Nội dung thực hành

    Nội dung thực hành

    Nội dung thực hành

    Nội dung thực hành

    Nội dung thực hành

    Nội dung thực hành

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w