BÀI tập lớn kĩ THUẬT số

: tín hi u ngõ ra X không ph thu c vào ngõ vào Aện: Trần Quang Đạt ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ộc vào ngõ vào A S đ chi ti t m ch vào/ra nh sauơ đồ chi tiết mạc

BÁO CÁO BÀI T P NHÓMẬP NHÓM

Th c hi n: Tr n Quang Đ tực hiện: Trần Quang Đạt ện: Trần Quang Đạt ầy ạt

Phan Xuân Hoàng

Ph m Xuân Nghi pạt ện: Trần Quang Đạt

L p:TD12ớp:TD12

QUÁ TRÌNH TH C HI N Đ TÀI ỰC HIỆN ĐỀ TÀI ỆN ĐỀ TÀI Ề TÀI I/ YÊU C U Đ BÀI ẦU ĐỀ BÀI Ề TÀI

Thi t k mô ph ng m ch vào ra nh sau:ết kế mô phỏng mạch vào ra như sau: ết kế mô phỏng mạch vào ra như sau: ỏng mạch vào ra như sau: ạt ư sau:

Có th s d ng c ng logic ho c dung m ch t h p: decoder, MUX, …ể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ặc dung mạch tổ hợp: decoder, MUX, … ạt ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ợp: decoder, MUX, …

II/ C S TH C HI N Ơ SỞ THỰC HIỆN Ở THỰC HIỆN ỰC HIỆN ĐỀ TÀI ỆN ĐỀ TÀI

V i s lớp:TD12 ố lượng thành viên là 4 người là: ư sau:ợp: decoder, MUX, …ng thành viên là 4 ngư sau:ời là:i là:

Nhóm đã h p l i phân chia công vi c c th đ hoàn thành bài t p mà th y giao.ạt ện: Trần Quang Đạt ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ập mà thầy giao ầy Theo yêu c u đ bài ta cóầy ề bài ta có

Nh v y ư sau: ập mà thầy giao

Ta cũng có b ng s th t sau v i A là MSB và C là LSBảng sự thật sau với A là MSB và C là LSB ực hiện: Trần Quang Đạt ập mà thầy giao ớp:TD12

X

AB

T bìa K ta rút g n đừ bìa K ta rút gọn được biểu thức sau ư sau:ợp: decoder, MUX, …c bi u th c sauể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ức sau :

Ta có nh n xét sauập mà thầy giao : tín hi u ngõ ra X không ph thu c vào ngõ vào Aện: Trần Quang Đạt ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ộc vào ngõ vào A

S đ chi ti t m ch vào/ra nh sauơ đồ chi tiết mạch vào/ra như sau ồ chi tiết mạch vào/ra như sau ết kế mô phỏng mạch vào ra như sau: ạt ư sau: :

Sau đây nhóm xin gi i thi u khái quát ph n m m MAX+Plus IIớp:TD12 ện: Trần Quang Đạt ầy ề bài ta có :

Max+Plus II là phần mềm thiết kế chuyên dụng được các nhà thiết kế trên thế giới sử dụng Nó cung cấp môi trường thiết kế hoàn hảo để tạo thành thiết kế cần thiết Nó rất dễ sử dụng, tốc độ xử lý nhanh và dễ lập trình cho các thiết bị Phần mềm này tích hợp đầy đủ, một gói kiến trúc độc lập cho những thiết kế logic với những linh kiện có khả năng lập trình được của hãng ALTERA Nó cũng cho phép lập trình cho thiết bị khác…v…v…

III/ THI T B C N DÙNG ẾT BỊ CẦN DÙNG Ị CẦN DÙNG ẦU ĐỀ BÀI

Nh s đ trên ta dùng c ng logic: 2 c ng NOT ư sau: ơ đồ chi tiết mạch vào/ra như sau ồ chi tiết mạch vào/ra như sau ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … và 1 c ng OR ổng logic hoặc dung mạch tổ hợp: decoder, MUX, …

Đ th c hi n để sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ực hiện: Trần Quang Đạt ện: Trần Quang Đạt ư sau:ợp: decoder, MUX, …c yêu c u đ tài nhóm đã s d ng IC EPM3032ALC44-4 do hãng ầy ề bài ta có ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … Altera s n xu t.ảng sự thật sau với A là MSB và C là LSB ất

Ta có tín hi u B n i vào chân s 4ện: Trần Quang Đạt ố lượng thành viên là 4 người là: ố lượng thành viên là 4 người là:

tín hi u C n i vào chân s 5 ện: Trần Quang Đạt ố lượng thành viên là 4 người là: ố lượng thành viên là 4 người là:

tín hi u đ u ra X sẽ đện: Trần Quang Đạt ầy ư sau:ợp: decoder, MUX, …c đ a ra chân s 41ư sau: ở chân số 41 ố lượng thành viên là 4 người là:

4/ QUÁ TRÌNH THI T K ẾT BỊ CẦN DÙNG ẾT BỊ CẦN DÙNG

B1 :Phân tích đ tàiề bài ta có

-th ng nh t vi c mô ph ng đ tài b ng cách s d ng các c ng logic.ố lượng thành viên là 4 người là: ất ện: Trần Quang Đạt ỏng mạch vào ra như sau: ề bài ta có ằng cách sử dụng các cổng logic ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ổng logic hoặc dung mạch tổ hợp: decoder, MUX, …

-s d ng các đ nh lý c b n c a đ i s BOOLE đ gi i bài toán nh trênử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ịnh ơ đồ chi tiết mạch vào/ra như sau ảng sự thật sau với A là MSB và C là LSB ủa đại số BOOLE để giải bài toán như ở trên ạt ố lượng thành viên là 4 người là: ể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ảng sự thật sau với A là MSB và C là LSB ư sau: ở chân số 41

-t k t qu đó l p b ng s th t sau đó rút g n bìa K d ng chu n t c h i và đừ bìa K ta rút gọn được biểu thức sau ết kế mô phỏng mạch vào ra như sau: ảng sự thật sau với A là MSB và C là LSB ập mà thầy giao ảng sự thật sau với A là MSB và C là LSB ực hiện: Trần Quang Đạt ập mà thầy giao ạt ẩn tắc hội và được ắc hội và được ộc vào ngõ vào A ư sau:ợp: decoder, MUX, …c

k t qu làết kế mô phỏng mạch vào ra như sau: ảng sự thật sau với A là MSB và C là LSB

B2 :T i và cài đ t ph n m m MAX+Plus II trên máy vi tính.ảng sự thật sau với A là MSB và C là LSB ặc dung mạch tổ hợp: decoder, MUX, … ầy ề bài ta có

B3 :Nghiên c u tài li u v ngôn ng l p trình mô t ph n c ng VHDL cho các vi m ch ức sau ện: Trần Quang Đạt ề bài ta có ữ lập trình mô tả phần cứng VHDL cho các vi mạch ập mà thầy giao ảng sự thật sau với A là MSB và C là LSB ầy ức sau ạt tích h p.ợp: decoder, MUX, …

B4 :Vi t code cho đ tài b ng ngôn ng VHDL.ết kế mô phỏng mạch vào ra như sau: ề bài ta có ằng cách sử dụng các cổng logic ữ lập trình mô tả phần cứng VHDL cho các vi mạch

B5 :H c cách s d ng ph n m m MAX+Plus II.ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ầy ề bài ta có

B6 :Ti n hành mô ph ng chết kế mô phỏng mạch vào ra như sau: ỏng mạch vào ra như sau: ư sau:ơ đồ chi tiết mạch vào/ra như saung trình

1, Nh p code vào MAX-plus II ập code vào MAX-plus II

2, Biên d ch và s a l i (n u có) ịch và sửa lỗi (nếu có) ửa lỗi (nếu có) ỗi (nếu có) ếu có).

3,Xem thông tin v IC s d ng ề IC sử dụng ửa lỗi (nếu có) ụng.

4, Nh p các tín hi u vào ập code vào MAX-plus II ệu vào.

5, Xu t tín hi u ra ất tín hiệu ra ệu vào.

6, Nh n xét tín hi u ra trên ph n m m mô ph ng và trên lý thuy t ập code vào MAX-plus II ệu vào ần mềm mô phỏng và trên lý thuyết ề IC sử dụng ỏng và trên lý thuyết ếu có).

V/ PHÂN TÍCH

Song ngõ vào/ ra sau mô ph ngỏng mạch vào ra như sau:

Qua hình trên ta th y r ng ch khi tín hiêu vào B và C cùng có giá tr là 1 thì tín hi uất ằng cách sử dụng các cổng logic ỉ khi tín hiêu vào B và C cùng có giá trị là 1 thì tín hiệu ịnh ện: Trần Quang Đạt

ra X sẽ có giá tr là 0 Và ngịnh ư sau:ợp: decoder, MUX, … ạtc l i thì tín hi u đ u ra X sẽ có giá tr là 1 Trên lý thuy t ện: Trần Quang Đạt ầy ịnh ết kế mô phỏng mạch vào ra như sau: khi tín hi u đ u vào có s thay đ i thì tín hi u đ u ra thay đ i ngay t c thì Tuy nhiên ện: Trần Quang Đạt ầy ực hiện: Trần Quang Đạt ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ện: Trần Quang Đạt ầy ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ức sau trên mô ph ng tr c quan nhóm th y r ng khi tín hi u vào thay đ i thì tín hi u đ u ra ỏng mạch vào ra như sau: ực hiện: Trần Quang Đạt ất ằng cách sử dụng các cổng logic ện: Trần Quang Đạt ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ện: Trần Quang Đạt ầy

sẽ thay đ i sau m t kho ng th i gian nào đó Có nghĩa là tín hi u ra sẽ có m t đ tr ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ộc vào ngõ vào A ảng sự thật sau với A là MSB và C là LSB ời là: ện: Trần Quang Đạt ộc vào ngõ vào A ộc vào ngõ vào A ễ

nh t đ nh khi mà tín hi u đ u vào thay đ i Có s khác bi t nh v y nguyên nhân do ất ịnh ện: Trần Quang Đạt ầy ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ực hiện: Trần Quang Đạt ện: Trần Quang Đạt ư sau: ập mà thầy giao VI/ K T LU NẾT LUẬN ẬP NHÓM

Thành qu mà nhóm đ t đảng sự thật sau với A là MSB và C là LSB ạt ư sau:ợp: decoder, MUX, …c là:

2 Bi t thêm m t ngôn ng l p trình m i.ết kế mô phỏng mạch vào ra như sau: ộc vào ngõ vào A ữ lập trình mô tả phần cứng VHDL cho các vi mạch ập mà thầy giao ớp:TD12

3 Bi t cách t ch c làm vi c nhóm.ết kế mô phỏng mạch vào ra như sau: ổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ức sau ện: Trần Quang Đạt

4 Bi t cách phân tích v n đ đ a ra gi i pháp t i u nh t.ết kế mô phỏng mạch vào ra như sau: ất ề bài ta có ư sau: ảng sự thật sau với A là MSB và C là LSB ố lượng thành viên là 4 người là: ư sau: ất

5 Trau d i kĩ năng s d ng máy tính văn phòng cũng nh là th thu t khác.ồ chi tiết mạch vào/ra như sau ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ư sau: ủa đại số BOOLE để giải bài toán như ở trên ập mà thầy giao

Đ có để sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ư sau:ợp: decoder, MUX, …c thành qu này nhóm đã s d ng r t nhi u tài li u t nhi u ngu n:ảng sự thật sau với A là MSB và C là LSB ử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … ất ề bài ta có ện: Trần Quang Đạt ừ bìa K ta rút gọn được biểu thức sau ề bài ta có ồ chi tiết mạch vào/ra như sau

Link t i ph n m m MAX+Plus II: ảng sự thật sau với A là MSB và C là LSB ầy ề bài ta có

https://www.altera.com/download/legacy/maxplus2/dnl-student.jsp

Tìm hi u VHDL qua link: ể sử dụng cổng logic hoặc dung mạch tổ hợp: decoder, MUX, … http://viettronics.edu.vn/trangchu/index.php/vi/cac-khoa/Khoa-Cong-nghe-thong-tin/Ngon-ngu-mo-ta-phan-cung-VHDL-264/ và

http://timtailieu.vn/tai-lieu/kien-thuc-co-ban-ve-vhdl-21314/

Sách Kĩ thu t s ập mà thầy giao ố lượng thành viên là 4 người là:

Kỹ thuật số : Lý thuyết và bài tập / Tống Văn On chủ biên

Hà Nội : Lao động xã hội, 2007

Cũng nh là tham kh o t nh ng ngư sau: ảng sự thật sau với A là MSB và C là LSB ừ bìa K ta rút gọn được biểu thức sau ữ lập trình mô tả phần cứng VHDL cho các vi mạch ư sau:ời là: ạti b n,…

Vi c cài đ t MAX-plus II tện: Trần Quang Đạt ặc dung mạch tổ hợp: decoder, MUX, … ư sau:ơ đồ chi tiết mạch vào/ra như saung đ i khó nguyên nhân do đây là m t ph n m m ố lượng thành viên là 4 người là: ộc vào ngõ vào A ầy ề bài ta có chuyên ngành nên ít có hư sau:ớp:TD12ng d n v vi c cài đ t trên các trang m ng.ẫn về việc cài đặt trên các trang mạng ề bài ta có ện: Trần Quang Đạt ặc dung mạch tổ hợp: decoder, MUX, … ạt

Ngôn ng VHDL là m t ngôn ng m i mà sinh viên ch a đữ lập trình mô tả phần cứng VHDL cho các vi mạch ộc vào ngõ vào A ữ lập trình mô tả phần cứng VHDL cho các vi mạch ớp:TD12 ư sau: ư sau:ợp: decoder, MUX, …c h c trên gi ng ảng sự thật sau với A là MSB và C là LSB

đư sau:ời là:ng đ i h c Vì v y vi c t h c, t nghiên c u g p r t nhi u khó khăn.ạt ập mà thầy giao ện: Trần Quang Đạt ực hiện: Trần Quang Đạt ực hiện: Trần Quang Đạt ức sau ặc dung mạch tổ hợp: decoder, MUX, … ất ề bài ta có

B i l ch h c c a các b n trong nhóm có s khác nhau cùng v i đi u ki n đi l i, ở chân số 41 ịnh ủa đại số BOOLE để giải bài toán như ở trên ạt ực hiện: Trần Quang Đạt ớp:TD12 ề bài ta có ện: Trần Quang Đạt ạt

ch khác nhau gây khó khăn trong vi c t p h p làm vi c nhóm.ỗ ở khác nhau gây khó khăn trong việc tập hợp làm việc nhóm ở chân số 41 ện: Trần Quang Đạt ập mà thầy giao ợp: decoder, MUX, … ện: Trần Quang Đạt

CLIP MÔ PH NG CHO Đ TÀI th y vui lòng xem trên youtube v i link:ỎNG CHO ĐỀ TÀI thầy vui lòng xem trên youtube với link: Ề TÀI thầy vui lòng xem trên youtube với link: ầy ớp:TD12

http://www.youtube.com/watch?v=bAMOOdfUofM