tài liệu CPU PENTIUM

chương IV : CPU PENTIUM 1) Sơ đồ khối. 2) Đặc điểm của Pentium: *Intel giới thiệu năm 1993: Có đặc trưng 100MIPS ( 100 Million Instruction per second); Tốc độ đồng hồ là 66Mhz. Về số nguyên gấp nhanh gấp 4 lần 486DX. Hiệu suất số thập phân nhanh hơn 5 đến 7 lần 486DX * Thay đổi chính làm tăng tốc độ do 3 thành phần: -Đơn vị tính số nguyên: Hai đường dây song song đồng thời. -Cache cấp 1riêng cho số liệu và lệnh -Đơn vị tính toán d.c.d.d nhanh hơn. * Đặc điểm chính của Pentium: 1) Sản xuất theo công nghệ BICMOS:( 0,8µm; 4 lớp dây dẫn). 2)Chip có 3,1 triệu Transistor; Bus bên trong rộng 64 bit; Bus ngoài 32 bit. 3) Có cặp song sinh ALU; mỗi đường ống có 5 công đoạn → Có thể thi hành đồng thời 2 lệnh ngôn ngữ máy trong một chu kỳ. 1 Bộ xử lý dấu chấm di động Vùng đệm đích Rẽ nhánh (BTB) Cache lệnh 8K Hàng nhặt sớm Đường ống U của ALU Các thanh ghi Đường ống V của ALU Đơn vị Bus Bus số liệu 64 bit Bus địa chỉ 32 bit C á c t h a n h g h i Cache số liệu 8K 4)Có 2 cache nhớ riêng, 2 chiều , 8kb; Một cache cho lệnh và một cache cho data; kết nối bus 64 bit → tốc độ nhanh hơn 486 nhiều lần. 5)Có nghi thức (Protocol) đặc biệt MESI → Làm việc tốt hệ đa vi xử lý (Modified; exclusive; sharedd; Invalid). 6) Bộ xử lý d.c.d.d nhanh hơn là 486; cũng có phần chọn hai lệnh thi hành đồng thời cho số thập phân . 7) Có vùng đệm đích dành cho các lệnh nhảy rẽ nhánh → các lệnh nhảy chỉ mất một chu kỳ. 3) Đường ống (Pipe line): -Thực ra mỗi lệnh khi thi hành ở cả hai loại 486 và Pentium đều phải trải qua 5 công đoạn theo một trình tự nhất định. 1. PF Prefetch - nhặt sớm: Lệnh ngôn ngữ máy nhặt từ bộ nhớ → vào CPU. 2. D1 Decode 1-Giải mã 1: Mục tiêu phân tích lệnh xem CPU sẽ khởi kích hành động nào. 3. D2 Decode 2-Giải mã 2: Tùy hành động → Xác định tác tố cần đến. 4. Ex Execute – Thực thi lệnh, và truy xuất ô nhớ liên quan. 5. WB – WriteBack- Ghi lại: Hoàn tất nội dung các thanh ghi CPU và thanh ghi trạng thái nội bộ vừa được thực hiện. -Mỗi công đoạn này đòi hỏi một chu kỳ máy ( Một nhịp xung đồng hồ của CPU ) Riêng công đoạn D2 và Ex còn có thể yêu cầu thêm một chu kỳ nữa → Tối thiểu phải mất 5 chu kỳ trong đó người ta vẫn nói một số lệnh chỉ dùng hết một hoặc hai chu kỳ máy là do nguyên lý vận dụng như trong dây chuyền lắp ráp sản phẩm. Có nhiều lệnh nhiều công đoạn khác nhau chạy song song trong đường ống → Mỗi lệnh chỉ mất một chu kỳ mặc dù thực chất phải chạy đủ 5 chu kỳ trên một lệnh. -Trong 486 việc thi hành theo đường ống đã nhanh rồi, nhưng Pentium lại còn nhân tốc độ lên bằng cách thiết lập đường ống thứ 2 song song → cơ chế này gọi này gọi là cấu trúc đường ống “Super calar” – siêu vô hướng. Gọi hai đường ống là đường ống U & V: + Nhờ hai đường ống này về mặt lý thuyết Pentium có thể thi hành đồng thời hai lệnh → kết quả tăng gấp đôi tốc độ thi hành lệnh ( Trên thực tế không đơn giản thế, vì hai lệnh kế tiếp nhau thường thi hành tuần tự vì chúng phụ thuộc nhau ). +Công đoạn thứ hai D1 sẽ xác định xem có thể thi hành song song cả hai lệnh được không ? Trong công đoạn PF : lệnh hiện hành phải được thi hành, còn lệnh kế tiếp sẽ được nạp vào đơn vị giải mã song song Lệnh hiện hành → đưa vào đơn vị giải mã ống U 2 Lệnh kế tiếp → dưa vào đơn vị giải mã ống V + Nếu công đoạn D1 xác định là có thể thi hành đồng thời hai lệnh thì mỗi lệnh sẽ trải qua các công đoạn khác nhau trong đường ống của mình theo phương thức song song. Nếu như không thể thi hành hai lệnh cùng lúc thì lệnh hiện hành trong ống U đi đến công đoạn kế tiếp như bình thường, lệnh kế tiếp trong ống V sẽ được chuyển qua thi hành trong ống U ( Vì trước đó các lệnh được nạp vào cả hai đường ống ) → Thực hiện như là một lệnh kế tiếp lệnh hiện hành. Các trình biên dịch đã được tối ưu hóa với Pentium → tổ chức mã máy theo một cách thức sao cho các lệnh ngôn ngữ máy kế tiếp nhau cho phép càng thi hành đồng thời càng nhiều càng tốt. 4) Vùng đệm đích rẽ nhánh BTB: ( Dành cho lệnh nhảy ) -Hiệu quả của nguyên lý đường ống → Dựa vào phải cung cấp liên tục các lệnh cho mỗi đường ống, phải “Cho ăn liên tục” → Phải sử dụng hai vùng đệm prefetch được thiết lập cho công đoạn đầu tiên của cả hai đường ống. -Khi thực hiện một lệnh nhảy thì các vùng đệm prefetch này trở nên vô ích . Thay vì thi hành lệnh kế tiếp → thì chương trình phải thi hành một lệnh hoàn toàn khác → các lệnh tiếp theo nằm trong đường ống phải tống ra ngoài và nạp các lệnh mới → khi gặp lệnh nhảy phải mất một vài chu kỳ trước khi lệnh đầu tiên rời khỏi đường ống sau khi thi hành lệnh nhảy. Để giải quyết → Pentium sử dụng thêm vùng đệm BTB dành cho lệnh nhảy . Vùng đệm BTB sẽ được sử dụng trong công đoạn D1 đối với tất cả các lệnh nhảy gần ( Near Jump – Ví dụ như các lệnh nhảy có điều kiện và vô điều kiện, các lệnh triệu gọi các thủ tục ). Nếu gặp một lệnh nhảy như thế CPU nạp lệnh này vào BTB ( Nó cất cả địa chỉ lệnh nhảy và địa chỉ nơi đến của lệnh nhảy vào trong BTB ). Giả thiết là lệnh nhảy phải thi hành lần nữa thì thay vì nạp lệnh nhảy kế tiếp sau lệnh nhảy vào đường ống → CPU nạp lệnh ở địa chỉ đích của lệnh nhảy vào đường ống. Trong trường hợp này một lệnh nhảy có điều kiện thậm chí cũng chỉ mất có một chu kỳ còn bình thường phải tốn 3 chu kỳ cho một lệnh nhảy. 5) Cache của Pentium: a) Khái niệm Cache -CPU Pentium có hai cache nhớ 8kb riêng biệt: Môt cache cho dữ liệu, một cache cho lệnh chương trình: Cả hai cache đều thuộc loại hai chiều kết hợp với nhau ( 2 way Set- Associative cache ), mỗi chiều gồm có 128 mục vào – 32 bytes ( bằng 4 kb ). Cache có thể làm việc theo chế độ Writethrough và copyback, và có khả năng đáp ứng đồng thời hai truy xuất từ đường ống U và V. 3 -Khái niệm Cache: + Cache CPU (hay Cache cấp 1) + Cache tr ên Main board (Cache cấp 2 ) - Trước hết cache được dùng tăng tốc việc truy xuất số liệu hay thông tin cụ thể bằng cách giữ các dữ liệu trong một vùng nhớ riêng → vùng này là 1 cache. Ưu điểm là việc truy xuất nhanh hơn là truy xuất từ thiết bị trữ tin. + Cache đĩa cứng Cache font Sử dụng RAM làm “Bộ nhớ cao tốc”. Cache CD-Rom Nhưng cache CPU không áp dụng nguyên tắc này vì RAM cung cấp dữ liệu và lệnh chương trình không đủ nhanh cho CPU. -Cache CPU là cấp 1 ( the f irst level cache ) được đặt ngay trong CPU và đọc nhanh như đọc từ các thanh ghi (đặt cache càng to càng nhiều trong CPU càng tốt, nhưng còn tùy thuộc công nghệ chế tạo vi xử lý). Cache cấp 2 là cache nhớ 128 k hoặc 256 k nằm giữa CPU và RAM. Thường là các SRAM (RAM tĩnh ) – dạng RAM cao tốc, nhanh gấp 3, 4 lần các bộ nhớ chính cấu tạo từ DRAM, SRAM (20,25 ns); DRAM (70,80,100 ns). -Cache cấp 3 là bộ nhớ chính [(RAM) thường] dùng làm cache cho đĩa cứng và các thiết bị ngoại vi khác. -Số cấp cache càng tăng → tốc độ càng giảm → giá thành/ 1kb cũng giảm theo. b)Hiệu quả Cache. -Chất lượng và hiệu quả của một cache được đánh giá bằng tỉ số: Số lần trúng tủ/Số lần trượt (Cache hits/Cache misses) Khi truy xuất dữ kiện Cache hits: Dữ kiện CPU yêu cầu có sẵn trong Cache Cache misses: Không có trong Cache. -Tỉ số trên phụ thuộc 3 yếu tố: Tổ chức cache, loại mã lệnh chương trình, kích thước cache. 1. Kích thước Cache : tăng lên → Trữ nhiều thông tin → Truy tìm của CPU nằm sẵn trong Cache tăng. 2. Loại mã lệnh chương trình, Tính địa phương ( Locality ) rất quan trọng vì cache CPU chứa cả dữ liệu và mã lệnh chương trình → nếu các phần trình “bó gọn“(Self Contained), đặc biệt các vòng lặp nằm trọn trong một cache thì tốc độ thi hành rất nhanh ( Khối lệnh chương trình nhỏ hơn kích thước cache ). Nếu một chương trình chứa các lệnh nhảy lên nhảy xuống liên tục giữa các chương trình con khác nhau, hay các phần chương trình khác nhau → hiệu quả dùng cache rất thấp. 4 3. Điều rất quan trọng là tổ chức của Cache phụ thuộc vào hai yếu tố: -Chiến lược trữ đệm ( Cache strategies ) -Cấu trúc Cache c) Chi ến lược trữ đệm. * WriteThrough: Cache chỉ định vị với các truy xuất đọc của CPU, WTC (Writethough cache). Chuyển các truy xuất ghi đến bộ nhớ RAM chính. Trước khi chuyển, WTC kiểm tra xem vị trí ô nhớ vừa mô tả: -Đã được trữ trong Cache do kết quả đọc chưa ? → đã → Trị mới của vị trí ô nhớ cũng được ghi ngay trong Cache. -Không có → truy xuất RAM chính. * Thủ tục hiệu chính tốt hơn WTC là “Buffered Writethough”. Cache cấp 1 được trang bị bổ sung thêm các vùng đệm ghi (Write buffer) để tăng tốc các thao tác ghi đến bộ nhớ ( 486DX có đến 4 vùng đệm này ). Khi số liệu cần phải ghi vào bộ nhớ → WTC đặt vào vùng đệm ghi này → cho phép CPU tiếp tục làm việc khác ngay. Vì vùng đệm ghi này được định vị nhanh, trong khi CPU làm việc thì Cache ghi nội dung các vùng đệm ra bộ nhớ thông thường trên Bus riêng của nó, ngay khi Bus vừa rảnh rỗi. *Thủ tục WriteBack(WBC): Với tác vụ đọc thì WBC giống như WTC. Với tác vụ ghi thì WBC khác với WTC. Nếu thông tin (được ghi ra bộ nhớ) đã nằm sẵn trong Cache, nó chưa phải ra khỏi cache cho đến khi nó cần vị trí đó để đọc thông tin mới vào. Khi cần đến vị trí này → được chuyển vào vùng đệm cas toff → sau đó chuyển đến bộ nhớ song song với công việc của CPU (Làm việc đồng thời với CPU). d) Cấu trúc Cache. - Cache nhớ thường được tổ chức thành các hàng Cache(Cache Line). Kích thước một hàng Cache tùy thuộc dung lượng số liệu nội bộ CPU hoặc dung lượng Cache cấp 1 của CPU. 386: Một hàng Cache: 32 bit ( Dword =4 bytes) 486: Một hàng Cache : 128 bit (4Dword=16 bytes) Pentium: Một hàng Cache: 256 bit( Qword=32 bytes) * Chế độ Burst Mode: Với các CPU đời mới chạy theo chế độ “Burt Mode” làm tăng tốc truy xuất các byte nằm liên tục trong ô nhớ nhanh kinh khủng. Thông thường CPU phải cho địa chỉ lên Bus trước khi đọc ô nhớ mà nó nhắm tới trong chế độ Burst Mode, truy xuất số liệu được đọc như một khối. CPU chỉ cần cung cấp địa chỉ của byte đầu tiên trên bus, sau đó bộ nhớ tự động cung cấp tất cả địa chỉ ô nhớ tiếp theo khi có yêu cầu → giảm chu kỳ chuyển địa chỉ ổ nhớ cần truy xuất: 5 Ví dụ: 486 thường cần 2 chu kỳ đồng hồ để đọc một Dword từ bộ nhớ → để nạp trọn vẹn một hàng Cache cần 4x2=8 chu kỳ đồng hồ trong chế độ Burst Mode chỉ có Dword đầu tiên là cần 2 chu kỳ còn 3 Dword tiếp theo chỉ còn một chu kỳ → Burst Mode chỉ cần 5 chu kỳ 2-1-1-1. Thay cho 8 chu kỳ cho phép chuyển số liệu thông thường. * Cache trữ đệm cả số liệu và cả các địa chỉ của số liệu → Mỗi hàng có một cái tên ( Gọi là tag ). Các tag này không được kèm ngay với hàng Cache mà được ghi vào phần nhớ riêng biệt (Khi tìm sẽ mất thời gian, nhưng bù lại SRAM nhanh hơn). * Cùng với các hàng cache và tag mỗi Cache còn có bộ phận điều khiển Cache. Với Cache cấp 2 → có một bộ vi điều khiển trên vỉ mạch chính. Còn với Cache cấp 1 → Điều khiển Cache là một phần của CPU. e) Tổ chức hàng Cache * Thông tin không thể được cất giữ tùy tiện trong hàng cache bất kỳ; vì như vậy bộ phận điều khiển Cache phải kiểm tra tất cả các tag để tìm đúng địa chỉ so sánh với địa chỉ CPU → Quá trình này mất nhiều thời gian → tổ chức Cache đơn giản nhất gọi là “Ánh xạ trực tiếp” ( Direct Mapping) Địa chỉ  Một hàng Cache. Ví dụ: Cache thứ cấp của 486 →Làm việc một hàng Cache 128 bit (16 byte). Một Cache 256 k cung cấp 16384 hàng ( 2 14 ) Nhiệm vụ của điều khiển Cache là ánh xạ địa chỉ CPU đến một trong 16384 hàng Cache. Như vậy : -14 bit ( từ 4-17 ) của CPU xác định số thứ tự hàng Cache -4 bit ( từ 0-3): Chỉ mục trong hàng Cache. -Còn lại 18-31: trữ trong tag của một hàng Cache: (Gồm 14 bit ) Nhưng thường chỉ dùng 8 bit ( từ 18-25 ) . Cache chỉ quản lý 64 Mb thấp (2 26 ) của bộ nhớ RAM. (Dung lượng này cũng đủ cho RAM trên vỉ mạch chính.). Nhược điểm: 64Mb RAM chỉ được ánh xạ đến 16384 hàng Cache → Có đến 256 địa chỉ ô nhớ cùng chia sẻ một hàng cache → Cache liên hợp. *Cache liên hợp(Associative Cache) tinh chỉnh lại quá trình ánh xạ trực tiếp . Thay vì gán một hàng Cache đơn lẻ cho mỗi địa chỉ ô nhớ, ta có thể gán 2, 4, 8 hàng cache. Gọi là Cache liên hợp gấp đôi ( two fold ), Gấp 4 ( four fold ); gấp 8 (eight fold). f) Phân trang và Đan xen: ( Paging and Interleaving) Nội dung chính là phân phối nội dung các hàng Cache đến các trang khác nhau trong bộ nhớ. Một trang là một khối nhớ liên tục. Không phải các hàng 6 Cache khác nhau bị phân chia rời nhau ra mà chính là nội dung các hàng cache bị chia ra. Ví dụ: Cache dữ liệu cấp 1 của Pentium là Cache đan xen gấp 8, nghĩa là 8 Dword của một hàng 256 bit được đặt trong 8 trang khác nhau. Các Dword đầu tiên từ tất cả hàng Cache được trữ trong trang đầu tiên, Các Dword thứ hai → Trang thứ 2 → Các đường ống U và V của CPU muốn đọc các Dword khác nhau từ một trong hàng Cache → có thể truy xuất các trang khác nhau, vì thế cả hai đường ống có thể làm việc cùng một lúc. g) Nghi thức MESI ( Viết tắt 4 trạng thái khác nhau của một hàng Cache CPU ) - Nảy sinh vấn đề là các truy xuất trực tiếp như điều khiển DMA, bỏ qua CPU và bộ phận điều khiển Cache mà truy xuất trực tiếp ô nhớ → phá hủy sự nhất quán trong Cache. Hay với hệ đa xử lý, nhiều CPU, mỗi CPU có cache cấp 1 riêng của mình → sự nhất quán giữa các Cache phải được duy trì → sử dụng nghi thức MESI – là nghi thức đặc biệt gọi là ngó trộm Bus ( Bus snooping ). -MESI viết tắt đại diện cho 4 tình trạng của một hàng Cache. Mỗi hàng Cache có một tag chứa các cờ hiệu tích hợp để nhận diện tình trạng này. 1) M (Modified – Điều chỉnh): Hàng Cache này là duy nhất trong Cache ( Các CPU khác không truy xuất nó ); Nhưng nó đã bị điều chỉnh và chưa ghi trở lại RAM . Nội dung RAM khác với nội dung hiện có của địa chỉ ô nhớ. 2) E ( Exclusive – Độc nhất): Hàng Cache này là duy nhất trong Cache chưa bị điều chỉnh ( Nội dung RAM và nội dung hàng Cache khớp nhau ) 3) Shared ( chung ): Hàng Cache này có thể hiện diện trong các Cache khác, (CPU khác có thể truy xuất được). 4) Invalid ( Không hiệu lực ): Nội dung của hàng Cache này bây giờ không có ý nghĩa nữa, xem như là một hàng trống → nhận dữ kiện mới một cách tự do. h) Cache cấp một của Pentium. -2 Cache cấp 1 riêng biệt:-Một dành cho mã lệnh chương trình, một dành cho số liệu, cả hai đều có kích thước 8 k, thuộc loại liên hợp hai tuyến. Mỗi tuyến chứa 128 hàng Cache, mỗi hàng 32 byte (2 tuyến x 128 hàng Cache x 32 byte = 8k) . Cùng lúc có thể truy xuất cả hai cache được . Cache số liệu có khả năng đáp ứng đồng thời hai yêu cầu từ đường ống U & V → để làm được điều này các hàng Cache của nó là hàng đan xen gấp 8. Các tag trong Cache dữ liệu là Tripple – ported; nghĩa là có thể định vị cùng 7 một lúc bởi 3 nguồn khác nhau: hai cho ống U & V, còn một sử dụng cho việc sử dụng ngó trộm bus ( bus snooping) khi cần xác định một địa chỉ cụ thể có nằm trong cache hay không? -Nói chung cấu trúc Cache trong Pentium phức tạp hơn nhiều với Cache trong 486 ( Do sử dụng song song hai đường ống U, V và việc có thể sử dụng Cache của Pentium trong các hệ thống đa xử lý tạo nên sự phức tạp này ). Nhưng chính Cache Pentium là động lực, yếu tố làm nổi bật tốc độ của Pentium. 6. Đơn vị dấu chấm di động ( Floating point Unit ) *Giống như 486 đơn vị d.c.d.d của Pentium được sát nhập ngay trên Chip. Nhưng hiệu suất đã được cải thiện rất lớn. So sánh thời gian thi hành lệnh d.c.d.d. Lệnh 486 Pentium ý nghĩa lệnh FXCH 4chukì 1chukì Trao đổi số liệu FLD 3 1 Nạp FST 3 2 Cất dữ FADD 10 3 Cộng FSUB 10 3 Trừ FMUL 16 3 Nhân FDIV 73 39 Chia Lệnh FXCH có vai trò đặc biệt vì nó được thường xuyên sử dụng trong lập trình dấu chấm di động. Lệnh này phải thi hành với 8 thanh ghi dấu chấm di động ( của bộ xử lý dấu chấm di động). Các thanh ghi này xử lý giống như một ngăn chồng → Các lệnh này được thi hành nhiều hơn cả . Tăng tốc được lệnh FXCH là tăng được nhiều về tốc độ d.c.d.đ . *Đường ống dấu chấm di động gồm 8 công đoạn, super calar tạo nền tảng cho việc thi hành song song một lệnh FXCH và bất kỳ một lệnh dấu chấm di động nào khác(Như vậy có thể không cần một chu kỳ nào cho lệnh FXCH ). Giống như đường ống cho số nguyên; đường ống cho dấu chấm di động cũng gồm hai đường ống làm việc song song với nhau. nhưng gồm 8 công đoạn: PF prefetch - nhặt sớm D1 là Decode 1 – Giải mã 1 D2 là Decode 2 – Giải mã 2 Ex là Excute – Thực thi X1 – FP Excution stage 1 – thực thi dấu chấm di động công đoạn 1. 8 X2 – FP Excution stage 2 - thực thi dấu chấm di động công đoạn 2. WF – Write file – Ghi tập tin ER – Error Report – Báo lỗi -3 công đoạn đầu tiên giống như thi hành một lệnh số nguyên. -Công đoạn thứ 4( Ex ): Với số nguyên là thực thi lệnh, với dấu chấm di động thì nó chuyển đổi lệnh thành một dạng dấu chấm đặc biệt. Việc thi hành thực sự diễn ra trong công đoạn X1 và X2. Trong công đoạn WF, kết quả được quy tròn và được chuyển đến thanh ghi đích trên ngăn chồng dấu chấm di động. -Việc thi hành lệnh kết thúc ở công đoạn ER nếu có lỗi sẽ được báo ra và thanh ghi trạng thái dấu chấm di động làm việc với lệnh mới. 7. Các đặc tính của Pentium : 1) Là vi xử lý 64 bit thực sự ( 386, 486 là 32 bit ) Xử lý gấp 2 lần lượng thông tin so với 486 DX ( cùng tần số làm việc như nhau ) 2) Các Bus nội bộ rộng hơn: -một số là 64 bit, số khác là 128 bit. -bus từ cache nhớ vào vùng đệm prefetch của các ALU rộng 256 bits 3) 2 ALU, 2 Cache nhớ riêng biệt. 4) Đơn vị xử lý dcdd được cải thiện ( 8 công đoạn đường ống ) 5) Tốc độ chuyển giao ( Clock =64 Mhz )→ chu kỳ 15ns. -Chế độ truyền thống: Tốc độ giao dịch = 1giaodịch/ 15ns x 2 chu kỳ =33.333.333 giao dịch/giây Tốc độ chuyển giao=33.333.333 x 8 bytes/1 chuyển giao= 267 MB/giây -Chế độ Burst: Tốc độ giao dịch = 1 giaodịch/15ns = 66.666.667 giaodịch/giây. Tốc độ chuyển giao = 66.666.667 x 8 byte/ 1 lần chuyển giao = 533 MB/giây 9 Pentium CPU Data 64 bit 32 bit Mỗi chuyển tải 8 bytes Bus địa chỉ -Chế độ Burst Mode tính cả thời gian định vị ( 2,1,1,1) Tốc độ chuyển giao = 4 26 MB/giây Tóm lại: Pentium là nhà vô địch hiện nay của họ 80x86. Nhìn từ phía phần mềm Pentium rất giống với 486 chỉ bổ sung thêm 1 vài lệnh. Nhưng về phần cứng thì đây là những tiến bộ rât lớn so với 486. 8. CÁC PHIÊN BẢN CỦA PENTIUM Thế hệ Vi xử lý năm Data/add Cache level Tốc độ bus (MHz) Clock CPU (MHz) 5 Pentium 1993 64/32 8+8 60 (60-200)M Pentium MMX 1997 64/32 16+16 66 (166-233) 6 Pentium Pro 1995 64/36 8+8 66 (150-200) Pentium II 1997 64/36 16+16 66 (233-300) Pentium II 1998 64/36 16+16 100 (200-450) Pentium III 1999 64/36 16+16 100 (450-600) 7 AMD Athion 1999 64/36 64+64 >200 >600 Pentium III 2001 64/36 32+32 800-1000 1.2G Pentium 4 2001 64/36 64/64 1300-1500 1.8G 2002 64/36 64/64 1500 2.8G 2004 (64+64)/(32,36) 64/64 1500 3.2G a.Pentium Pro: Ra đời 1985; chíp có 5.5 triệu transistor,chíp có ổ cắm riêng,tốc độ cao hơn pentium;cache C2:256-1MB;xử lý 3 lệnh song song. b.Pentium MMX(1997)(MultiMedia Extesions) cache sơ cấp:16+16kb , tăng gấp 2 lần -thêm 57 lệnh cho xử lý Video,Audio và đồ họa. -xử lý 8 byte số liệu song song→rất tốt cho xử lý tin hiệu video,audio. c.Pentium2 (1997) -Thêm bus giữa hoạt động đồng thời song song với bus hệ thống (2 bus độc lập). 10 CPU Cache level 2 [...]...-Chip CPU, Cache,tỏa nhiệt : cắm vuông góc mainboard.Card SEC(single edge contact) -Kết hợp ưu điểm của Pentium pro và Pentium MMX -Tối ưu hóa cho hệ điều hành 32 bit; -Giảm năng lượng tiêu hao CPU * Deschutes: Là pentium II ra đời 1998; 333MHz ; công nghệ 0.25µm; Cache level 1 : 512Kb – Loại slot 1 Đầu năm 1999:... 400MHz (Clock bus : 100M) *Celeron: 4/1998: 0.25µ m; thẻ cắm SEPP; 266MHz rồi 300MHz 8/1998: 128kb Cache level 2 ; 1999: 400MHz *Pentium II Xeon: 6/48: Chủ yếu cho máy chủ 1999: 450MHz d .Pentium III: 1999: Phát triển của MMX đặc biệt cho đồ họa không gian 3 chiều F=450 - 500MHz e .Pentium IV: Năm 2000: 0.18 – 0.13µ m Thay dây dẫn nhôm bằng dây dẫn đồng →Tần số tăng 700MHz Năm 2001: 0.13µ m; f= 1000MHz rồi... cả các thông số khác 12 như số lõi chip, tốc độ bus hệ thống và số bộ nhớ đệm mức 2 (L2) cũng như xác định bạn có muốn khả năng xử lý 64 bit hoặc cần ép xung cho CPU hay không Nếu bạn muốn nâng cấp CPU hoặc dựng những máy tính để bàn với CPU đáp ứng được nhu cầu sử dụng, bài viết này sẽ cung cấp những kiến thức cơ bản giúp bạn đưa ra lựa chọn đúng đắn nhất Vì sao chọn chip lõi kép? Thay đổi cơ bản... DVD-Rewriter Reader 5.1 Wireless LAN IEEE802.11b/g Tích hợp sẵn card màn hình 64MB share RAM Adapter , pin 6 tháng Trang chủ > Hỗ trợ > Thông tin hữu ích Bí quyết chọn mua CPU Trước đây, giống như chỉ số mã lực ở xe hơi, tốc độ xử lý của bộ xử lý (CPU) , đơn vị tính là Hz, nếu càng cao thì máy tính xử lý càng nhanh Tuy nhiên bước sang “kỷ nguyên” đa lõi, việc so sánh hiệu năng PC cần xét thêm những thông số khác... hoàn toàn mới 64 bit địa chỉ→Định vị 16 Ebyte (Exabyte=260 byte) Làm việc chế độ 64 bit hoặc 32 bit ( 260= 1Exabyte= 106 Tb= 1012Mb= 109 Gb ) Hiện nay , cuối năm 2006 đã ra đời CPU hai nhân ; đầu năm 2007 sẽ ra đời các chíp CPU đa nhân ( ba , hoặc bốn nhân ) Hệ điều hành Vistra viết cho vi xử lý 64 bit ! 11 Thai’ computer : HP NoteBook V3320TU Bộ vi xử lý Intel Core 2 Duo 2x1.73GHz Bộ nhớ cache L2... Core 2 Duo 1,86 GHz cấp thấp hơn vẫn chạy nhanh hơn chip Pentium D 960 3,6 GHz đời cũ, và chip Core 2 Duo E6700 2,66 GHz của Intel lại tốt hơn chip Athlon X2 6000+ 3 GHz của AMD khi thử nghiệm với hầu hết benchmark (thước đo khả năng thực thi PC) Bộ nhớ đệm L2 của một bộ xử lý giúp cải thiện năng lực vận hành tức là gần như đưa ngay lập tức các dữ liệu tới bộ xử lý Bộ nhớ đệm L2 càng lớn thì càng tốt... nghiện game nặng hoặc luôn phải chỉnh sửa, biên tập video và những người thích đón đầu công nghệ Đánh giá tốc độ xung, cache và bus Tốc độ xử lý là một chỉ số quan trọng nhưng chỉ so sánh được với các CPU trong cùng serie Hai thông số khác tốc độ FSB (front side bus) và L2 Cache cũng đóng vai trò quan trọng quyết định tốc độ xử lý của chip nói chung Với tốc độ xung đồng hồ, bộ xử lý Core 2 Duo E6700... là thay đổi hệ số nhân trong BIOS từ 11 lên 12 Các chip lõi tứ cao cấp nhất dòng Core 2 Extreme của Intel và chip 64 bit Athlon 64 FX của AMD đều không khóa hệ số nhân Bạn cũng có thể ép xung với các CPU đã khóa hệ số nhân, nhưng cần phải tăng tốc độ bus của hệ thống, kết quả là các linh kiện khác đều phải chạy “quá sức” Lưu ý là mặc dù hầu hết các mainboard đều được hỗ trợ lựa chọn ép xung mở rộng, . (MHz) Clock CPU (MHz) 5 Pentium 1993 64/32 8+8 60 (60-200)M Pentium MMX 1997 64/32 16+16 66 (166-233) 6 Pentium Pro 1995 64/36 8+8 66 (150-200) Pentium II 1997 64/36 16+16 66 (233-300) Pentium. Nhưng cache CPU không áp dụng nguyên tắc này vì RAM cung cấp dữ liệu và lệnh chương trình không đủ nhanh cho CPU. -Cache CPU là cấp 1 ( the f irst level cache ) được đặt ngay trong CPU và đọc. của CPU (Làm việc đồng thời với CPU) . d) Cấu trúc Cache. - Cache nhớ thường được tổ chức thành các hàng Cache(Cache Line). Kích thước một hàng Cache tùy thuộc dung lượng số liệu nội bộ CPU hoặc