tài liệu cpu 16 bit verilog

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ- VIỄN THÔNG BÁO CÁO BÀI TẬP LỚN THIẾT KẾ VLSI Đề tài: TRIỂN KHAI MCU 16BIT BẰNG VERILOG Sinh viên thực : Hoàng Minh Đức Vương Xuân Hiếu Đinh Quốc Toàn Hà Nội, tháng 12 năm 2018 20141110 20141582 20144528 Mục lục Giới thiệu RISC (viết tắt Reduced Instructions Set Computer - Máy tính với tập lệnh đơn giản hóa) phương pháp thiết kế vi xử lý (VXL) theo hướng đơn giản hóa tập lệnh, thời gian thực thi tất lệnh Hiện vi xử lý RISC phổ biến ARM, SuperH, MIPS, SPARC, DEC Alpha, PA-RISC, PIC, PowerPC IBM Một số đặc điểm xử lý RISC: • Có số lệnh • Có số kiểu định vị (thơng thường hai kiểu: định vị tức định vị gián tiếp thông qua ghi) • Có số dạng lệnh (một hai) • Các lệnh có chiều dài • Chỉ có lệnh ghi đọc nhớ thâm nhập vào nhớ • Dùng tạo tín hiệu điều khiển mạch điện để tránh chu kỳ giải mã vi lệnh làm cho thời gian thực lệnh kéo dài • Bộ xử lý RISC có nhiều ghi để giảm bớt việc thâm nhập vào nhớ • Ngồi xử lý RISC thực tất lệnh chu kỳ máy Bộ xử lý RISC có lợi điểm sau : • Diện tích xử lý dùng cho điều khiển giảm từ 60% (cho xử lý CISC) xuống 10% (cho xử lý RISC) Như tích hợp thêm vào bên xử lý ghi, cổng vào nhớ cache • Tốc độ tính tốn cao nhờ vào việc giải mã lệnh đơn giản, nhờ có nhiều ghi (ít thâm nhập nhớ), nhờ thực kỹ thuật ống dẫn liên tục có hiệu (các lệnh có thời gian thực giống có dạng) • Thời gian cần thiết để thiết kế điều khiển Điều góp phần làm giảm chi phí thiết kế • Bộ điều khiển trở nên đơn giản gọn làm cho rủi ro mắc phải sai sót mà ta gặp thường điều khiển Trước điều lợi không chối cãi được, kiến trúc RISC có số bất lợi: • Các chương trình dài so với chương trình viết cho xử lý CISC Điều nguyên nhân sau : • Cấm thâm nhập nhớ tất lệnh ngoại trừ lệnh đọc ghi vào nhớ Do ta buộc phải dùng nhiều lệnh để làm cơng việc định • Cần thiết phải tính địa hiệu dụng khơng có nhiều cách định vị • Tập lệnh có lệnh nên lệnh khơng có sẵn phải thay chuỗi lệnh xử lý RISC • Các chương trình dịch gặp nhiều khó khăn có lệnh làm cho có lựa chọn để diễn dịch cấu trúc chương trình gốc Sự cứng nhắc kỹ thuật ống dẫn gây khó khăn • Có lệnh trợ giúp cho ngơn ngữ cấp cao Yêu cầu chức - Triển khai microcontrol unit có chức CPU - Có khả chạy lệnh ADD, SUB, AND, OR, JUMP, … - Mỗi lệnh sau biên dịch có độ dài 16 bit - MCU bao gồm nhớ lệnh nhớ liệu - Có ghi đa năng, ghi có độ rộng 16 bit - Ngơn ngữ sử dụng Verilog - Phần mềm mô phỏng: Modelsim Tập lệnh 3.1 Các lệnh truy cập nhớ Load word: LD ws, offset(rs1) => ws = mem[rs1 + offset] Lệnh lưu giữ liệu vào ghi: LOAD Store word: ST rs2, offset(rs1) => mem[rs1 + offset] = rs2 Lệnh lưu giữ liệu từ thành ghi vào data memory: STORE 3.2 Các lệnh toán học Cộng: ADD ws, rs1, rs2 ws = rs1 + rs2 Trừ: SUB ws, rs1, rs2 => ws = rs1 – rs2 Dịch trái: LSL ws, rs1, rs2 => ws = rs1 ws = rs1 >> rs2 Lệnh NOT logic: INV ws, rs1 => ws = ~rs1 Lệnh AND logic: AND ws, rs1, rs2 => ws = rs1 & rs2 Lệnh OR logic: OR ws, rs1, rs2 => ws = rs1 | rs2 Các lệnh toán học 3.3 Các lệnh rẽ nhánh Rẽ nhánh bằng: BEQ rs1, rs2, offset Nhảy tới địa lệnh PC + (offset