Kỹ thuật điện tử ( GV Nguyễn Văn Hân ) - Phần 3 pdf

2.2.3 Phân cực ổn định nhiệt điểm công tác tranzito a Nguyên tắc chung (nhắc lại) Chuyển tiếp emitơ - bazơ phân cực thuận Chuyển tiếp colectơ - bazơ phân cực ngược Nếu dùng tranzito loại pnp Nếu dùng tranzito loại npn Vì vậy: UC < UB < UE (+nguồn vào E) UE < UB < UC (+ nguồn vào C) C C E E • Hướng dịng điện điện áp thực tế tranzitopnp ngược so với tranzito npn b Đường tải tĩnh điểm cơng tác tĩnh • Đường tải tĩnh xác định họ đặc tuyến tĩnh • Điểm cơng tác tĩnh nằm đường tải tĩnh Nó xác định giá trị dịng điện điện áp tranzito chưa có tín hiệu vào • Xét sơ đồ hình vẽ Phương trình đường tải: UCE= ECC - IC Rt IC mA IB =40A IB = 20A IB =0A UCE V • Là phương trình tuyến tính nên cần xác định hai điểm đặc biệt: IC=0 -> UCE= ECC tranzito thơng hồn tồn UCE= -> IC = ECC / Rt 20 c Ổn định điểm cơng tác tĩnh nhiệt độ thay đổi • Tranzito linh kiện bán dẫn nhạy cảm với nhiệt độ • Hai đại lượng nhạy cảm với nhiệt độ UBE dòng ngược Icbo Do IC = IB + ( + 1) Icbo nên nhiệt độ thay đổi làm điểm cơng tác bị trơi • Đánh giá độ ổn định nhiệt qua hệ số S=  IC /  Icbo d Phân cực cho tranzito dòng cố định • IB = (ECC- UBE) / Rb Do UBE điện áp phân cực thường có giá trị khoảng 0,3V tranzito Ge khoảng 0,6V với tranzito Si nhỏ so với ECC nên ta lấy gần đúng: IB  ECC / Rb -> IB cố định • Mạch điện đơn giản, độ ổn định nhiệt phụ thuộc hệ số k.đại dòng tĩnh tranzito • Mạch ứng dụng yêu cầu độ ổn định nhiệt không cao e Phân cực cho tranzi to điện áp phản hồi • Rb nối trực tiếp colectơ bazơ tranzito • ECC = (IC + IB ) Rt + UCE hay ECC = (IC + IB ) Rt + IBRb + UBE Bỏ qua UBE ta có: ECC = (IC + IB ) Rt + IBRb Ta giả sử nhiệt độ tăng làm IC tăng U Rt tăng lên nên UCE giảm Mặt khác: UCE = U Rb + UBE làm giảm dòng phân cực IB -> IC giảm Nếu thiết kế mạch phù hợp cho tăng IC nhiệt độ giảm IC cấu trúc mạch phân cực ta có độ ổn định nhiệt • Ưu điểm: mạch có độ ổn định nhiệt cao • K điểm: hệ số K đại tín hiệu bị giảm tín hiệu C qua Rb tác động trở lại ngược pha với tín hiệu lối vào • Khắc phục: Chia Rb thành hai điện trở Mạch phân cực dòng emitơ e Phân cực cho tranzi to dòng emitơ (tự phân cực) • Điện trở R1 R2 phân áp tạo nên UB cố định • Nếu UB UBE ta coi IE UB /RE mạch điện có độ ổn định Giả sử nhiệt độ tăng làm IC tăng dẫn đến điểm việc bị trượt lên đường đặc tuyến tĩnh Do IE = IC + IB nên IE tăng theo làm U RE tăng Vì UB cố định Kết quả+ U BE nên U việc kéo xuống • = U RE điểm làm BE giảm -> IB giảm giữ ổn định • Muốn mạch hoạt động tốt phải chọn trị số R1, R2, RE phù hợp UB IC • Đây mạch có độ ổn định nhiệt cao IB RE gây sụt áp tín hiệu đưa vào mạch k đại làm giảm hệ số K IR2 • Nếu tín hiệu xoay chiều khắc phục cách nối song song tụ CE với RE CE 2.2.4 Tranzito trường (FET) • Nguyên lý hoạt động: dựa vào hiệu ứng trường để điều khiển độ dẫn điện đơn tinh thể bán dẫn Dòng điện loại hạt dẫn đa số tạo • Ưu điểm: Xử lí, gia cơng tín hiệu với độ tin cậy cao Tiêu hao lượng cực bé a Cấu tạo loại cực cửa tiếp giáp JFET: Kênh bán dẫn Si-n Gate G Si-n D Drain p S Source bao quanh lớp bán dẫn p nối ngồi ba điện cực hình vẽ Hoạt động: Tuỳ theo giá trị UGS phân cực ngược mà lớp tiếp giáp có độ rộng khác làm thay đổi tiết diện kênh dẫn DS nên điều khiển dòng ID D D G - Kênh n G+ Kênh p S S SỰ KHÁC NHAU VỀ ĐIỆN ÁP PHÂN CỰC UC < UB < UE (+nguồn vào E) UE < UB < UC (+ nguồn vào C) C C E E Tính tương đương cực:E  S; B  G; D G+ Kênh S CD D p G- Kênh S n • Đặc tuyến JFET kênh n ID mA Đặc tuyến ID= f1(UDS)| UGS =CONST A 10 Vùng gần gốc UDS nhỏ ID tăng mạnh JFET giống điện trở Vùng AB (đặc tuyến nằm ngang) gọi vùng thắt hay vùng bão hoà Do UDS đủ lớn nên ID phụ thuộc mạnh vào UGS (tiết diện kênh dẫn) Vùng bên phải điểm B gọi vùng đánh thủng UDS lớn gây ion hoá thác lũ gần cực D làm t/c bán dẫn UGS= 0V B UGS= -1V UGS= -2V UDS V 10 Nếu điểm làm việc chọn giao đường tải tĩnh đặc tuyến lối phân cực UGS phải nhận giá trị âm (đây điểm khác biệt cần lưu ý so với tranzito bipolar) Chú ý: Các loại FET khác có mạch phân cực  Đặc tuyến truyền đạt ID= f2(UGS)| UDS =CONST • Đặc tuyến truyền đạt JFET ID mA UDS = 10V có UGS nhận giá trị âm • Khi UGS tăng ID tăng gần tỉ lệ với độ dẫn điện kênh Nếu tăng UDS • Nếu tăng UDS sang giá trị lớn đường đặc tuyến dịch trái, UGS0 có giá trị âm • Khi sử dụng tranzito trường cần UGS V -2 -4 ý hai nhóm tham số: UGS0 - Tham số giới hạn: IDmax; UGS max ; UGS0 - Tham số làm việc: Điện trở hay điện trở vi phân đầu ri =  UDS / IDkhi UGS=const ri thể độ dốc đặc tuyến vùng bão hoà Độ hỗ dẫn đặc tuyến truyền đạt Điện trở vi phân đầu vào Khả làm việc tần số cao b Tranzito trường có cực cửa cách ly (MOSFET) ±G +G +D +D S S • Cấu tạo: Trên đế Si - p Si 02 tạo vùng bán dẫn n có n+ n+ nồng độ tạp chất cao n+ Si-p Si-p • Nối ngồi điện cực hình vẽ Cực đế Cực đế • Có hai loại MOSFET: - Kênh đặt sẵn - Kênh cảm ứng Kênh đặt sẵn Ký hiệu tranzito trường có cực cửa cách li Work Bench Kênh cảm ứng 10 Tần số tín hiệu? Hệ số khuếch đại điện áp? Pha tín hiệu? 23 Suy giảm phía tần số cao thấp? Dải thông? 24 Độ lệch pha phụ thuộc tần số? 25 2.3.2d Tầng khuếch đại đảo pha • Từ nguồn tín hiệu vào tầng khuếch đại đảo pha tạo hai tín hiệu có biên độ pha ngược 1800 • Ku1= - RC //Rt1/Rn + Rv • Ku2= (1+) RE //Rt2/Rn + Rv • Nếu tử số hai biểu thức ta có hai tín hiệu với biên độ • Có thể k.đại đảo pha băng cách thay RC biến áp có thứ cấp gồm hai cuộn dây có số vịng nhau, điểm nối đất Mạch dùng biến áp phối hợp trở kháng tốt • Dùng tranzito trường có mạch SC, DC, GC 26 Điều kiện để biên độ ngược pha nhau? 27 2.3.3 Khuếch đại dùng tranzito trường a Khuếch đại cực nguồn chung • Sơ đồ (Sc  Ec) • R1,Rg,Rs làm nhiệm vụ phân cực (xác định UGSO ) ứng với chế độ tầng K đại • UGSO dương, âm hay khơng loại FET định • Rg thường chọn nhỏ trở vào vài bậc để đảm bảo ổn • Ku =  R t / (ri + R t) = SRd định nhiệt (từ đến M) với ri điện trở kênh dẫn • Chọn Rs cho USO khoảng • Rv = R1//Rg 0,1 đến 0,3 giá trị điện áp nguồn Ed • Rr = Rd//ri  Rd • Gọi R t = Rd//Rt  hệ số • Ki = ? khuếch đại tĩnh FET thì: • Chú ý dịng vào -> 28 b Khuếch đại cực máng chung • Sơ đồ (Dc  Cc ) • Ku = S R t / (1+ S R t ) S độ hỗ dẫn FET • Rr  1/S Khoảng 100 đến 3000  • Điện dung vào tầng Dc nhỏ tầng Sc Vì sao? Khơng xét cách mắc Gc? Khơng tính Ki? Khơng tính trở vào tâng khuếch đại? 29 2.3.4 Ghép tầng khuếch đại • Đặt vấn đề: Nguồn tín hiệu thường có biên độ hay cơng suất bé Biên độ hay công suất cần cung cấp cho tải yêu cầu lớn Một tầng k.đại đảm bảo yêu cầu mà phải ghép nhiều tầng với thành k.đại K1 K2 K3 • Tuỳ theo tín hiệu vào mà chọn cách ghép phù hợp • Hệ số k.đại chung tích hệ số K.đại thành phần K=K1 K2 K3 Nếu tính dB K(dB)=K1(dB)+K2(dB)+K3(dB) 30 a Ghép tầng điện dung • Sơ đồ mạch điện Nhiệm vụ linh kiện • Tín hiệu chiều khơng qua tụ nên Kthấp =0 f=0 • Ở tần số cao điện dung CBC (điện dung thông đường) làm K cao giảm |K| K0 f f 31 b Ghép tầng biến áp • Sơ đồ mạch điện Nhiệm vụ linh kiện |K| • Hệ số biến áp góp phần điều chỉnh hệ số k.đại chung • Méo tần số thấp méo tần số cao K0 f f 32 Bài thực tập số 1: Mạch khuếch đại * Mặt trước bảng mạch thí nghiệm 33 Bài thực tập số 1: Mạch khuếch đại * Mặt sau bảng mạch thí nghiệm 34 Bài thực tập số 1: Mạch khuếch đại ** • Biến áp mặt sau • Chỉnh lưu ốt, lọc tụ, ổn áp IC • Phần mạch dao động dùng IC thuật toán VR1 chỉnh tần số VR2 chỉnh biên độ • Phần mạch k.đại gồm tầng Công tắc dùng để thay đổi trị số tụ nối tầng tụ chống phản hồi âm emitơ 35 Bài thực tập số 1: Mạch khuếch đại * • Mặt sau bảng mạch thí nghiệm • Mạch chỉnh lưu ? • Mạch dao động • Mạch K đại • Vị trí linh liện theo ký hiệu sơ đồ 36 Bài thực tập số 1: Mạch khuếch đại • Ba tầng khuếch đại Bốn công tắc để thay đổi trị số tụ truyền tín hiệu tầng tụ CE chống phản hồi âm 37 ... K3 • Tuỳ theo tín hiệu vào mà chọn cách ghép phù hợp • Hệ số k.đại chung tích hệ số K.đại thành phần K=K1 K2 K3 Nếu tính dB K(dB)=K1(dB)+K2(dB)+K3(dB) 30 a Ghép tầng điện dung • Sơ đồ mạch điện. .. biến đổi) -Phải đảm bảo biên độ thành phần xoay chiều (tín hiệu vào, ra) không vượt thành phần chiều (? ?iện áp nguồn ni) -Mạch điện có trạng thái ban đầu xác định b Các tiêu tham số |K| - Hệ số... KU,KI - Đặc tính biên độ theo tần số K(f) K0 - Trở kháng vào, trở kháng - Độ méo 0,7K0 f 11 f c Các chế độ làm việc tầng khuếch đại IC mA ECC/ Rc//Rt • Hai điều kiện bản: - Phân cực cho phần tử