Kỹ thuật điện tử ( GV Nguyễn Văn Hân ) - Phần 7 ppsx

Chương 3.1 Khái niệm chung KỸ THUẬT XUNG - SỐ 3.1.1 Các tham số chủ yếu a Biên độ xung Um giá trị lớn Um b Độ rộng sườn trước sườn 0,9Um sau: xung biến thiên khoảng 0,1 đến 0,9 Um U c Độ rộng xung: xung biến 0,1Um thiên mức 0,1Um d Độ sụt đỉnh xung: xung tđ ttr biến thiên mức 0,9 Um tx e Chu kỳ xung khoảng thời gian lặp lại giá trị tương ứng g Thời gian nghỉ khoảng h Hệ số lấp đầy trống hai xung liên tiếp t ts tx   T 3.1.2 Chế độ khóa tranzito a Yêu cầu b Độ dự trữ chống nhiễu • Chế độ khóa có điểm làm Ở mức cao: SH=U khóa- UH việc nằm ngồi đoạn NM Ở mức thấp: SL=U mở- UL đường tải tĩnh nêu U Cấm bão hòa chương khuếch đại • Dùng T làm khóa có tốc độ UH chuyển mạch cao, khơng có Thơng bão hịa tia lửa điện UL • Khi dùng T làm khóa có U vào hai trạng thái khác biệt: • Độ dự trữ chống nhiễu lớn Ura cao Uv thấp tốt Ura thấp Uv cao • Muốn nâng cao độ dự trữ chống nhiễu? Mức cao kí hiệu UH • Tăng độ dốc đặc tuyến dùng IC thuật toán Mức thâp kí hiệu UL 3.2 Các mạch khơng đồng hai trạng thái ổn định • Các mạch điện có hai trạng thái ổn định bền đầu theo thời gian phần tử cấu trúc nên ô nhớ thông tin nhị phân Mạch điện loại cịn có tên gọi Trigơ 3.2.1 Trigơ đối xứng (RS) a Sơ đồ b Hoạt động: Xem EWB c Bng trng thỏi Đầu vào Rn 0 1 Đầu Sn 1 Qn+1 Qn x  n+1  n x 3.2.2 Trigơ Smit a Sơ đồ b Hoạt động Uvào tăng từ trị số âm Uvào giảm từ trị số dương Ura c Đặc tuyến truyền đạt Nếu U vào tín hiệu hình sin lối có dạng xung vng (Thí nghiệm Work Bench) Nếu dung IC thuật tốn, đường đặc tuyến có tính đối xứng qua Ura max Uvao Ungắt Ura Uđóng 3.3 Mạch không đồng trạng thái ổn định Đặc điểm: Mạch có trạng thái ổn định bền Trạng thái thứ hai ổn định khoảng thời gian định phụ thuộc vào tham số mạch 3.3.1 Đa hài đợi a Sơ đồ b Hoạt động c Giản đồ thời gian Xem: Da hai doi dung t.ewb • Thời gian phát xung Tx=RCln2 • Chu kỳ xung Uvào định b Hoạt động (phân tích chi tiết) • Khi cấp nguồn, tụ C nạp điện qua Rc BE T2 làm T2 thông Ura thấp qua R1 R2 phân cực cho T1 làm T1 cấm + - • Hệ trạng thái ổn định đợi b Hoạt động (phân tích chi tiết) • Khi có xung dương qua R2 làm T1 thơng, tụ C phóng điện qua R T1 làm T2 cấm Ura cao Dòng phóng giảm dần, đến lúc T2 thơng trở lại Lối có xung • Hệ trạng thái ổn định đợi 3.4 Mạch không đồng hai trạng thái không ổn định (đa hài tự dao động) 3.4.1 Đa hài dùng tranzito a Sơ đồ b Hoạt động c Giản đồ thời gian Xem: Da hai doi t bipola.ewb Chu kỳ xung ra: T=1+ 2 Trong 1  RC ln  0,7 R C1   RC ln  0,7 R C • So sánh với mạch dùng MOSFET Ub Uc T2 10 c Phần tử hoặc-OR - Hàm: FOR = x1+ x2+ x3+ - Kí hiệu quy ước - Bảng trạng thái x1 x2 0 1 1 FOR 1 - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý: Kênh A tín hiệu vào x1 Kênh B tín hiệu vào x2 Kênh C tín hiệu FOR 20 d Phần tử và- phủ định-NAND - Hàm: F NAND  x x x - Kí hiệu quy ước - Bảng trạng thái x1 x2 FNAND 0 1 1 1 - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý: Kênh A tín hiệu vào x1 Kênh B tín hiệu vào x2 Kênh C tín hiệu FNAND 21 e Phần tử hoặc-phủ định-NOR - Hàm: FNOR  x1  x  x3  - Kí hiệu quy ước - Bảng trạng thái x1 x2 0 1 1 FNOR 0 - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý: Kênh A tín hiệu vào x1 Kênh B tín hiệu vào x2 Kênh C tín hiệu FNOR 22 3.7.3 Các thơng số đặc trưng IC logic • Thời gian trễ trung bình truyền qua tín hiệu xung (cực nhanh, nhanh, trung bình, chậm)    tre t t  • Khả sử dụng:Số đầu vào m hệ số phân tải đầu n • Tra cứu IC logic Work Bench • Mức điện áp (xem WorkBench) • Tính tương hỗ phần tử logic chuyển qua lại logic dương logic âm 23 3.8 Các phần tử logic thông dụng 3.8.1 Phần tử tương đương - Hàm: Ftđ = x1 x2+ 1 2 Ftđ=1khi biến vào giá trị Ftđ=0 biến vào khác giá trị - Kí hiệu quy ước - Bảng trạng thái x1 x2 0 1 1 Ft® 0  - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý: Kênh A tín hiệu vào x1 Kênh B tín hiệu vào x2 Kênh C tín hiệu Ftđ 24 So sánh cấu trúc Ftđ AND AND NOT 25 3.8.2 Phần tử khác dấu (cộng modun2) - Hàm: Fkd=x1 2 + 1 x2= x1  x2 Fkd=1khi biến vào khác giá trị Fkd=0khi biến vào giá trị - Kí hiệu quy ước -x xtrạng thái Bảng F 0 1 1 kd 1  - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý: Kênh A tín hiệu vào x1 Kênh B tín hiệu vào x2 Kênh C tín hiệu Fkd 26 3.9 HỆ LOGIC THƠNG DỤNG 3.9.1 Các trigơ số • Trigơ số có hai trạng thái ổn định bền cấu tạo từ hai phần tử NAND hay hai phần tử NOR vịng phản hồi kín  R  a Trigơ RS Q - Cấu tạo Q   S - Hệ phương trình: Q  R Q Q RQ Q  SQ Q  S.Q n  n Qn+1 Sn Rn Qn+1 0 1 cÊm Qn 0 1 1 - Bảng trạng thái: 1 Qn cÊm 27 - Sơ đồ mạch thí nghiệm R S -Reset viết tắt R, Set viết tắt S Q -Giản đồ tín hiệu minh họa hoạt động trigơ RS Trạng thái tương lai lối (Qn+1) phụ thuộc vào trạng thái (Qn) giá trị xác định khác biến lối vào R, S  28 Bảng mạch thí nghiệm phần tử logic bản*** Mặt trước bảng mạch thí nghiệm 29 Bảng mạch thí nghiệm phần tử logic bản*** Mặt sau bảng mạch thí nghiệm 30 Bảng mạch thí nghiệm phần tử logic bản** • Mặt trước bảng mạch thí nghiệm khảo sát phần tử logic 31 Bảng mạch thí nghiệm phần tử logic bản* • Mặt sau bảng mạch thí nghiệm khảo sát phần tử logic 32 Bảng mạch thí nghiệm phần tử logic • Lập bảng trạng thái mạch NOR IC 74LS02 mạch OR IC 74LS32 33 Xin cảm ơn toàn lớp ý học tập mơn Hy vọng có kết tốt thi! 34 ... 3 .7 Cơ sở đại số logic phần tử logic Định luật kết hợp x+y+z = (x+y)+z = x+(y+z) xyz = (xy)z = x(yz) Định luật phân bố x(y+z) = xy + xz Mơ tả hai cơng tắc mắc // Định lí: x.y+x. =x x(+y)=xy... x2 Kênh C tín hiệu FOR 20 d Phần tử v? ?- phủ định-NAND - Hàm: F NAND  x x x - Kí hiệu quy ước - Bảng trạng thái x1 x2 FNAND 0 1 1 1 - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú ý:... Kênh C tín hiệu FNAND 21 e Phần tử hoặc-phủ định-NOR - Hàm: FNOR  x1  x  x3  - Kí hiệu quy ước - Bảng trạng thái x1 x2 0 1 1 FNOR 0 - Sơ đồ thí nghiệm - Giản đồ điện áp theo thời gian Chú