BÀI 8 GHÉP NỐI VÀ TRAO ĐỔI DỮ LIỆU TRONG HỆ VI XỬ LÝ ppt

BÀI 8: GHÉP NỐI VÀ TRAO ĐỔI DỮ LIỆU TRONG HỆ VI XỬ LÝ 4.1. GHÉP NỐI VI XỬ LÝ/VI ĐIỀU KHIỂN VỚI BỘ NHỚ NGOÀI Trong chương II chúng ta đã nói đến chức năng cũng như một số bộ nhớ bán dẫn thông dụng. Trong phần này chúng ta sẽ tiếp tục nghiên cứu cách thức ghép nối vi điều khiển 8051 với bộ nhớ ngoài khi muốn mở rộng thêm không gian nhớ. 4.1.1. MỘT SỐ CHÂN CỦA 8051 PHỤC VỤ CHO GHÉP NỐI VỚI BỘ NHỚ NGOÀI 4.1.1.1. Chân EA Ở các ví dụ từ trước đến nay, chúng ta sử dụng ROM trên chip hoặc ROM ngoài để lưu mã chương trình. Nếu muốn sử dụng đồng thời cả hai bộ nhớ ROM thì có được không? Câu trả lời là có (hình 4.2.1a). - Bằng cách nối EA lên Vcc, khi RESET thì 8051 thực hiện chương trình ở trên chip trước, khi chạy xong thì mới chuyển sang chạy chương trình trên ROM ngoài. 8051 sẽ nạp các mã lệnh bắt đầu từ địa chỉ 0000h đến 0FFFh (địa chỉ cuối cùng của ROM trên chip). Sau đó bộ đếm chương trình (con trỏ lệnh PC) tạo ra địa chỉ 1000h và tự động chuyển hướng ra ROM ngoài có chứa mã chương trình. - Nếu nối EA xuống Mass thì vi điều khiển sẽ chỉ thực hiện lệnh có trên ROM ngoài từ địa chỉ 0000h đến FFFFh 0000h FFFFh ngoµi chip ngoµi chip FFFFh 0000h ea = gnd ea = vcc 0FFFh 1000h Trªn chip Hình 4.2.1a. Bộ nhớ ROM trên chip và ngoài chip 4.1.1.2. Cổng P0 và P2 Do thanh ghi PC và thanh ghi DPTR là thanh ghi 16 bit nên vi điều khiển 8051 có thể mở rộng không gian nhớ tới 64 KB cho mỗi loại. Cổng P0 và P2 dùng để cung cấp địa chỉ. Cổng P0 cấp 8 bit địa chỉ thấp là A0 – A7, Còn P2 thì cấp 8 bit địa chỉ cao từ A8 – A15. Một nhiệm vụ quan trong nữa đó là P0 còn được dùng để cấp bus dữ liệu 8 bit D0 – D7. Như vậy các chân từ P0.0 - P0.7 vừa được dùng làm bus dữ liệu vừa dùng làm bus địa chỉ. Vậy làm thế nào để biết được khi nào P0 được dùng làm bus dữ liệu, khi nào làm bus địa chỉ? Đó là nhiệm vụ của chân cho phép chốt ALE. Khi ALE = 0 thì P0 làm bus dữ liệu, còn khi ALE = 1 thì P0 làm bus địa chỉ. Để mở rộng địa chỉ cần nối các chân của P0 tới mạch chốt địa chỉ (đã được giới thiệu trong phần các mạch phụ trợ của vi xử lý) và dùng chân ALE để chốt địa chỉ (hình 4.2.1b). 1 4.1.1.3. Chân PSEN Là chân cho phép cất chương trình (Program Store Enable). Đây là tín hiệu ra và được nối tới chân OE của bộ nhớ ROM chương trình ngoài. Nếu không ghép nối với bộ nhớ chương trình ngoài thì chân PSEN để trống. 4.1.1.4. Chân RD và WR Là chân cho phép đọc và ghi dữ liệu khi ghép nối 8051 với bộ nhớ dữ liệu ngoài. Chân RD sẽ nối với chân OE của bộ nhớ dữ liệu ngoài. chân WR sẽ nối với chân WR của bộ nhớ dữ liệu ngoài. Khi đọc dữ liệu từ bộ nhớ vào vi điều khiển thì chân RD sẽ tích cực ở mức thấp, ngược lại khi ghi dữ liệu từ vi điều khiển ra bộ nhớ thì chân WR sẽ tích cực ở mức thấp. A 0 D 0 A D 6 A 1 U 6 6 7 4 L S 3 7 3 3 4 7 8 1 3 1 4 1 7 1 8 11 1 2 5 6 9 1 2 1 5 1 6 1 9 2 0 1 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 O EL E Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 V C C G N D A 4 A L E A D 0 D 7 V C C U 6 5 8 0 5 1 2 9 3 0 4 02 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E N A L E V C CG N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D A 7 A 2 A D 7 A 3 A D 5 A D 2 A D 1 A D 4 A 5 V C C A D 3 A 6 Hình 4.2.1b. Ghép nối 8051 với IC chốt 74LS373 4.1.2. GHÉP NỐI VI ĐIỀU KHIỂN 8051 VỚI BỘ NHỚ CHƯƠNG TRÌNH NGOÀI Việc ghép nối vi điều khiển 8051 với bộ nhớ chương trình ngoài không có gì là đặc biệt chỉ lưu ý rằng chân PSEN luôn được nối với chân OE của bộ nhớ bán dẫn. Ví dụ: Thực hiện ghép nối vi điều khiển 8051 với bộ nhớ ROM chương trình ngoài 2764 (8Kx8). Giải: IC nhớ 2764 (8Kx8) có 13 chân địa chỉ từ A0 – A12 (Vì 1K = 2 10 byte=> 8KB= 2 3 .2 10 = 2 13 byte nên nó có 13 chân địa chỉ). Số ô nhớ mà IC này tạo ra là 2 13 = 8192 ô nhớ 2 = 2000h ô nhớ. Nếu nối chân EA xuống Mass thì vùng nhớ cho phép nạp chương trình sẽ là 0000h – 1FFFh. Sơ đồ kết nối như sau: A D 7 S W 1 A D 5 A D 6 A D 3 C 5 3 3 p A 7 A L E A D 2 R 3 R A 4 U 6 9 2 7 6 4 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 81 4 2 2 2 7 1 2 0 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 V C CG N D O E P G M V P P C E A D 6 A D 0 A 9 A D 0 A D 0 U 6 5 8 0 5 1 2 9 3 0 4 02 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E N A L E V C CG N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D P S E N A D 2 A 7 A D 4 A D 1 D 1 A 3 A D 4 A D 3 V C C A 0 A D 1A D 1 A D 2 A D 5 C 4 1 0 u A 1 2 A 1 1 V C C A D 4 A 2 A 9 A 1 2 A 0 A L E A D 3 A D 7 A 1 1 A 1 P S E N A 2 A 1 A 6 A D 7 U 6 6 7 4 L S 3 7 3 3 4 7 8 1 3 1 4 1 7 1 8 1 1 1 2 5 6 9 1 2 1 5 1 6 1 9 2 01 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 O E L E Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 V C CG N D A 5A 1 3 A 8 A D 5 1 1 . 0 5 9 2 M H z A 1 0 A 1 4 A 4 A 1 5 C 6 3 3 p A 3 V C C A 6 A 5 V C C A 1 0 A D 6 A 8 Ghép nối vi điều khiển 8051 với bộ nhớ chương trình ngoài Khi vi điều khiển lấy lệnh từ bộ nhớ thì chân PSEN được kích hoạt xuống mức thấp, do vậy chân PSEN được nối với chân OE và CE của ROM chương trình 2764. 4.1.3. GHÉP NỐI VI ĐIỀU KHIỂN 8051 VỚI BỘ NHỚ DỮ LIỆU NGOÀI Ta biết rằng thanh ghi bộ đếm chương trình PC của 8051 là 16 bit và do vậy có thể truy cập được 2 16 = 64Kb mã chương trình. ở nhiều ví dụ dữ liệu được đặt trong không gian mã chương trình và dùng lệnh MOVC A, @A+DPTR để lấy dữ liệu. Chữ C trong lệnh MOVC là từ chữ mã lệnh (Code) để báo rằng dữ liệu được đặt trong không gian mã lệnh của 8051. Tuy nhiên họ 8051 còn có không gian dữ liệu riêng biệt. Vì thanh ghi con trỏ dữ liệu DPTR có độ dài 16 bit nên nó cũng có thể quản lý được tối đa 64Kb ô nhớ dữ liệu. Như vậy 8051 có tổng cộng 128Kb không gian địa chỉ, trong đó 64Kb dành cho mã chương trình và 64Kb dành cho dữ liệu. Không gian chương trình được truy cập nhờ thanh ghi PC, còn không gian dữ liệu được truy cập nhờ thanh ghi DPTR và một lệnh có tên MOVX (chữ X là từ External để chỉ không gian bộ nhớ dữ liệu được thực hiện từ bộ nhớ ngoài). Để chuyển dữ liệu lưu trữ ở bộ nhớ dữ liệu ngoài vào CPU lệnh MOVX A, @DPTR được thực hiện và lệnh sẽ đọc byte dữ liệu do thanh ghi DPTR trỏ đến. Mặc dù cả hai lệnh MOVC A, @A+DPTR và MOVX A, @DPTR khá 3 giống nhau về hình thức, nhưng điểm khác nhau cơ bản một lệnh thực hiện nhận dữ liệu từ vùng nhớ chương trình, còn lệnh kia thì nhận dữ liệu từ vùng dữ liệu. Để nối ghép 8051 với bộ nhớ dữ liệu ngoài thì cần sử dụng chân RD để điều khiển đọc dữ liệu và chân WR để điều khiển ghi dữ liệu. Bộ nhớ dữ liệu có thể là ROM dữ liệu hoặc RAM dữ liệu. Khi kết nối với ROM dữ liệu thì chỉ cần sử dụng chân RD (vì bộ nhớ ROM là bộ nhớ chỉ đọc), còn khi kết nối với bộ nhớ RAM dữ liệu thì cần sử dụng cả 2 chân RD và WR (bộ nhớ RAM vừa cho phép đọc vừa cho phép ghi dữ liệu). Ví dụ 1: Hãy vẽ sơ đồ kết nối vi điều khiển 8051 với bộ nhớ ROM dữ liệu dung lượng 8Kx8 và viết chương trình đọc 30 byte dữ liệu ở bộ nhớ dữ liệu ngoài từ địa chỉ 1000h đưa ra cổng P1. Giải: Sơ đồ kết nối 8051 với bộ nhớ ROM dữ liệu như sau: Lưu ý rằng ta sử dụng cổng logic để làm bộ giải mã cho ROM dữ liệu tạo ra địa chỉ vùng dữ liệu từ 0000h – 1FFFh và chân RD của 8051 được nối với chân OE của ROM dữ liệu. A D 4 R 3 R A D 1A 1 A 6 A 9 U 1 8 0 5 1 2 9 3 0 4 02 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E N A L E V C CG N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D A D 6 U 5 N O T 12 A 5 A D 1 A 1 2 A 6 C 6 3 3 p A 1 4 A 1 1 R D A 7 A D 6 C 5 3 3 p V C C A D 0 V C C A D 5 A D 1 A 7 U 4 N O T 12 R D A 1 0 A D 7 A 2 A 5 S W 1 A D 5 V C C A 1 1 Y 1 1 1 . 0 5 9 2 A 3 A 0 A 4 U 6 N A N D 1 1 2 3 4 A 1 5 A D 0 A D 3 A 4A D 4A 1 2 A D 3 A L E V C C A 0 A 1 3 A D 5 V C C A 9 A D 0 A D 7 A D 3 D 1 U 2 7 4 L S 3 7 3 3 4 7 8 1 3 1 4 1 7 1 8 1 1 1 2 5 6 9 1 2 1 5 1 6 1 9 2 0 1 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 O E L E Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 V C C G N D A D 2 A D 4 A D 2 A 1 4 A 1 U 3 N O T 12 A 8 A 1 5 A 3 C 4 1 0 u A 2 A D 6 A 1 3 A 8 A 1 0 U 7 2 7 6 4 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 81 4 2 2 2 7 1 2 0 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 V C CG N D O E P G M V P P C E A L E A D 2 A D 7 Sơ đồ kết nối 8051 với ROM dữ liệu 8Kx8 Chương trình được viết như sau: MOV DPTR, #1000H ;dia chi dau tien ROM ngoai MOV R2, #30 ;so byte can chuyen vao AGAIN: 4 MOVX A, @DPTR MOV P1, A INC DPTR DJNZ R2, AGAIN Ví dụ 2: Vẽ sơ đồ ghép nối 8051 với RAM dữ liệu ngoài 6264 dung lượng 8Kx8 và viết chương trình để 8051 lấy 10 byte dữ liệu được cất từ địa chỉ 1000h trên RAM dữ liệu ngoài đưa vào RAM nội có địa chỉ từ 30h. Giải: Sơ đồ kết nối như sau: Lưu ý rằng ta sử dụng cổng logic để làm bộ giải mã cho RAM dữ liệu tạo ra địa chỉ vùng dữ liệu từ 0000h – 1FFFh và chân RD, WR của 8051 được nối lần lượt với chân OE, WE của RAM dữ liệu. A 1 5 A 1 0 A D 0 U 5 N O T 12 A 3 R D A D 1 A D 2A D 2 C 4 1 0 u A 3 A 7 A 1 3 V C C A D 6 A D 6 A 8 A 9 A 9 A 1 A 1 5 D 1 V C C A D 5 A 1 4 A 1 0 A D 3 A D 0 A 4 V C C A 2 A D 3 A D 1 A D 5 R D A D 7 A 6 A 1 3 U 1 8 0 5 1 2 9 3 0 4 02 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E N A L E V C CG N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D A D 2 A D 1 U 2 7 4 L S 3 7 3 3 4 7 8 1 3 1 4 1 7 1 8 1 1 1 2 5 6 9 1 2 1 5 1 6 1 9 2 0 1 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 O E L E Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 V C C G N D A D 0 C 6 3 3 p V C C A L E A 5 U 7 6 2 6 4 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 81 4 2 2 2 7 2 0 2 6 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V C CG N D O E W E C S 1 C S 2 A 6 A 0 A D 4 A D 7 U 6 N A N D 1 1 2 3 4 A D 5 V C C A 1 4 Y 1 1 1 . 0 5 9 2 A 1 2 A 7 A 4 U 3 N O T 12 A 8 A 0 A D 4 A L E C 5 3 3 p S W 1 A 1 1 A D 6 A 1 2 A D 3 A 5 A D 4 V C C W R A D 7 A 1 1 U 4 N O T 12 A 1 A 2 W R R 3 R Sơ đồ kết nối vi điều khiển 8051 với bộ nhớ RAM dữ liệu 6264 Chương trình được viết như sau: MOV DPTR, #1000H ;dia chi dau tien RAM ngoai MOV R2, #10 ;so byte can chuyen MOV R0, 30H ;dia chi dau tien RAM noi AGAIN: MOVX A, @DPTR MOV @R0, A INC DPTR INC R0 5 DJNZ R0, AGAIN Trường hợp muốn ghép nối nhiểu ROM, RAM thì chúng ta phải sử dụng vi mạch giải mã 74LS138 để giải mã cho từng IC như ví dụ dưới đây. Ví dụ 3: Sử dụng một vi mạch giải mã 74LS138 để thiết kế mạch giải mã địa chỉ tạo ra các tín hiệu chọn chip và thực hiện vẽ sơ đồ ghép nối vi điều khiển 8051 với bộ nhớ tương ứng. Tín hiệu chọn chip Vùng địa chỉ Đặc tính truy xuất Loại bộ nhớ Dung lượng 0CS 0000H - 3FFFH PSEN EPROM 27128 16Kx8 1CS 4000H - 7FFFH PSEN EPROM 27128 16Kx8 2CS 8000H - 9FFFH WR,RD HM6264B 8Kx8 Giải: Trước hết chúng ta hãy phân tích về vùng nhớ của từng IC trên. - EPROM 27128 (16Kx8) có 14 chân địa chỉ từ A0 – A13 vì 16K = 2 4 .2 10 = 2 14 byte. - IC này có thể địa chỉ được 2 14 byte = 2 14 ô nhớ = 4000h ô nhớ. Nên nếu địa chỉ của ô nhớ đầu tiên là 0000h thì địa chỉ của ô nhớ cuối cùng phải là 3FFFh. - HM6264B (8Kx8) là RAM có 13 chân địa chỉ từ A0 – A12 vì 1K = 2 10 byte=> 8KB= 2 3 .2 10 = 2 13 byte. Bảng phân chia vùng nhớ được xác định như sau: IC A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 Địa chỉ IC1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 IC2 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 IC3 1 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Những vùng có địa chỉ thay đổi đã được đánh dấu như trên bảng trên. Những vùng này sẽ được đưa vào những chân địa chỉ tương ứng của từng IC. ở đây ta sử dụng 3 IC nhớ, do vậy sẽ dùng 3 chân đầu ra của IC giải mã 74LS138 là Y0, Y1, Y2. Đối chiếu với bảng trạng thái của IC này (xem phần các mạch phụ trợ) thấy chân C luông bằng 0, do vậy chân này sẽ được nối xuống Mass. Ta sẽ sử dụng 2 chân địa chỉ cao là A14 và A15 để phối hợp với A và B tạo ra các tín hiệu chọn chip. 6 Sơ đồ kết nối như sau: A 1 2 A 1 4 D 1A D 1 A 1 0 A 3 V C C D 0A 0 A 7 A L E Y 2 W R A 3 A 2 A 1 1 A D 6 P S E N A D 0 A 5 A 7 A 9 A 0 A D 7 A D 2 A 1 1 U 7 2 7 4 L S 1 3 8 1 2 3 1 5 1 4 1 3 1 2 1 1 1 0 9 7 1 68 6 4 5 A B C Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 V C CG N D G 1 G 2 A G 2 B A 1 1 A 1 5 A 1 2 V C C A 0 A 1 2 V C C A D 4 U 7 1 2 7 1 2 8 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 2 6 1 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 8 1 4 2 0 2 2 2 7 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 A 1 3 V P P D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V C C G N D C E O E P G M D 1 A 1 3 A 8 A 3 A 1 1 A 8 S W 1 Y 1 A D 1 A 4 A 2 A 1 A 9 A 7 Y 1 A 1 2 V C C D 2 A 5 D 1 V C C A D 3 Y 0 D 6 A D 2 A 6 D 4 A 7 A 2 A D 6 R 3 R P S E N A 1 U 7 0 H M 6 2 6 4 B 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 81 4 2 2 2 7 2 0 2 6 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V C CG N D O E W E C S 1 C S 2 C 6 3 3 p C 4 1 0 u A 9 A D 5 Y 0 A 4 A D 3 Y 1 1 1 . 0 5 9 2 A 1 4 D 3 A 1 0 A D 2 A 6 A 8 U 6 5 8 0 5 1 2 9 3 0 4 02 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E N A L E V C CG N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D U 6 6 7 4 L S 3 7 3 3 4 7 8 1 3 1 4 1 7 1 8 1 1 1 2 5 6 9 1 2 1 5 1 6 1 9 2 0 1 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 O E L E Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 V C C G N D D 5 D 2 A 1 3 A 1 0 A 1 2 U 7 1 2 7 1 2 8 1 0 9 8 7 6 5 4 3 2 5 2 4 2 1 2 3 2 2 6 1 1 1 1 2 1 3 1 5 1 6 1 7 1 8 1 9 2 8 1 4 2 0 2 2 2 7 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 A 1 3 V P P D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V C C G N D C E O E P G M V C C A 1 0 A 1 V C C A 1 V C C A 8 A 9 A 8 V C C R D D 5 A 1 4 A D 7 A D 5 A 1 2 A 9 Y 2 A D 4 A D 0 A 1 0 A 3 A 4A 4 A L E A 1 3 A D 5 A 1 3 D 4 A 1 0 A D 7 A D 0 A 5 A 1 5 A D 6 A D 1 D 0 A 6 V C C A 1 4 D 7 A 8 D 7 A 2 W R A 1 5 C 5 3 3 p A D 3 A 1 5 A 6 R D U 6 7 7 4 L S 2 4 5 2 3 4 5 6 7 8 9 1 9 1 1 8 1 7 1 6 1 5 1 4 1 3 1 2 1 1 2 0 1 0 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 G D I R B 0 B 1 B 2 B 3 B 4 B 5 B 6 B 7 V C C G N D A D 4 A 0 V C C A 1 1 A 1 1 P S E N A 9 A 5 D 3 D 6 A 1 3 Sơ đồ kết nối 8051 với bộ nhớ chương trình và dữ liệu ngoài. Trong sơ đồ ta sử dụng một IC đệm bus là 74LS245 mục đích để tăng công suất cho bus (xem phần các mạch phụ trợ). 4.2. GHÉP NỐI SONG SONG VÀ LẬP TRÌNH 4.2.1. TỔNG QUAN Sau khi đơn vị xử lý trung tâm đã thu thập và xử lý thông tin, nó cần trao đổi tín hiệu điều khiển hoặc số liệu đến các thiết bị ngoại vi khác nhau, quá trình đó gọi là quá trình vào/ra dữ liệu . Sự ghép nối với các thiết bị ngoại vi để vào/ra dữ liệu được thực hiện thông qua các mạch logic nối với các BUS của hệ vi xử lý. Các mạch logic này được gọi là các bộ ghép nối vào/ra (Interface). Trong kiểu ghép nối song song các bit dữ liệu được truyền song song đồng thời. Kiểu ghép nối này có ưu điểm là tốc độ trao đổi thông tin lớn nhưng có nhược điểm là phải có nhiều đường dây truyền dữ liệu và các tín hiệu điều khiển, vì vậy nó chỉ thích hợp đối với việc trao đổi thông tin nội bộ hoặc trao đổi thông tin với các thiết bị ngoại vi có khoảng cách gần. Với vi điều khiển đã có sẵn các cổng vào/ra. Nhưng trong trường hợp yêu cầu kỹ thuật đòi hỏi nhiều cổng vào/ra hơn hoặc đã sử dụng một số cổng để ghép nối với bộ nhớ. Lúc đó chúng ta cần phải ghép thêm các thiết bị để tăng số lượng cổng vào/ra. Một trong những vi mạch ghép nối song song được sử dụng rộng rãi nhất hiện nay là IC 8255A. 8255A là một vi mạch ghép nối được dùng rất phổ biến cho các hệ vi xử lý 8 - 16 bit. Nó cho phép giao tiếp mềm dẻo trong nhiều ứng dụng thực tế với nhiều cửa vào ra. Đối với các hệ vi xử lý nhỏ, 8255A có thể nối trực tiếp với các mạch vi xử lý. Trong 7 các hệ thống lớn hơn, việc ghép nối chỉ cần thêm một số mạch tối thiểu. Đó là một trong những tính chất quan trọng của bộ ghép nối 8255A. Tính linh hoạt của vi mạch này thể hiện ở khả năng lập trình. Qua một thanh ghi điều khiển, người sử dụng có thể đặt chế độ hoạt động và cấu hình của các cửa vào ra. Các chân số liệu tạo nên BUS dữ liệu theo hai hướng, rộng 8 bit. Tất cả các dữ liệu khi truy nhập đọc hoặc ghi được dẫn qua các đường dẫn này. 4.2.2. GHÉP NỐI 8051 VỚI 8255A 4.2.2.1. Chức năng các chân của 8255A 8255A là một chip DIP 40 chân (Sơ đồ chân hình 4.1.1a và sơ đồ khối hình 4.1.1b). Có 3 cổng truy cập riêng biệt. Cổng A, cổng B, cổng C và đều là các cổng 8 bit. Các cổng này có thể là các cổng vào hoặc ra và có thể thay đổi một cách linh hoạt. - Các chân từ PA0 – PA7: Có thể lập trình thanh 8 bit đầu vào hoặc 8 bit đầu ra hoặc cả 8 bit hai chiều vào/ra. - Các chân từ PB0 – PB7: Có thể lập trình thanh 8 bit đầu vào hoặc 8 bit đầu ra hoặc cả 8 bit hai chiều vào/ra. - Các chân từ PC0 – PC7: Có thể lập trình thanh 8 bit đầu vào hoặc 8 bit đầu ra. 8 Bit này cũng có thể được chia thành hai phần: Các bit cao (PC4 – PC7) là PCH và các bit thấp (PC0 – PC3) là PCL. Mỗi phần có thể được dùng làm đầu vào hoặc đầu ra. - Các chân RD và WR : Đây là hai chân điều khiển tích cực ở mức thấp tới 8255A được nối từ RD , WR của vi xử lý. Đó là các tín hiệu điều khiển đọc, ghi. Khi tín hiệu chọn chip ( CS ) tích cực ở mức thấp ( CS = 0) và RD = 0 thì các tín hiệu của cổng được chọn dẫn đến Bus dữ liệu và có thể được gọi bởi các vi mạch khác. Khi WR = 0 thì mọi việc xảy ra ngược lại dữ liệu từ Bus dữ liệu được đưa đến cổng đã chọn. - Các chân D0 – D7: Là các chân dữ liệu của 8255A. Các chân này được nối tới các chân dữ liệu của vi xử lý để cho phép nó trao đổi dữ liệu giữa vi xử lý và chip 8255A. - Chân RESET: Đây là đầu vào tín hiệu tích cực ở mức cao tới 8255A. Được dùng để xoá thanh ghi điều khiển. Khi RESET được kích hoạt thì tất cả các cổng được kích hoạt lại như cổng đầu vào. Trong nhiều thiết kế thì chân này được nối đất để không kích hoạt nó hoặc nó cũng có thể để hở. - Các chân A0, A1, CS : Chân CS tích cực ở mức thấp. Khi CS được chọn thì nó cùng với A1, A0 chọn các cổng riêng biệt. Các chân này dùng để truy cập các cổng A, B, C hoặc các thanh ghi điều khiển theo bảng dưới đây (Bảng 5.4.2a). 8 Bảng 5.4.2a. Phối hợp CS và A 1 A 2 chọn cổng CS A 0 A 1 Chọn cổng 0 0 0 Cổng A 0 0 1 Cổng B 0 1 0 Cổng C 0 1 1 Thanh ghi điều khiển 1 x x 8255 không được chọn Sau đây là bảng phối hợp các chân CS , A, 1 A2, RD và WR để tạo ra chức năng các cổng và thanh ghi điều khiển của 8255A. Bảng 5.4.2b. Các lệnh chọn cổng và thanh ghi của 8255 CS A 0 A 1 RD WR Chức năng 0 0 0 0 1 Cổng A → Bus dữ liệu 0 0 1 0 1 Cổng B→ Bus dữ liệu 0 1 0 0 1 Cổng C→ Bus dữ liệu 0 0 0 1 0 Bus dữ liệu → Cổng A 0 0 1 1 0 Bus dữ liệu → Cổng B 0 1 0 1 0 Bus dữ liệu → Cổng C 0 1 1 1 0 Ghi vào từ điều khiển 1 x x x x Đường dẫn dữ liệu ở trạng thái điện trở cao 0 x x 1 1 Đường dẫn dữ liệu ở trạng thái điện trở cao Hình 4.1.1a. Sơ đồ chân của 8255A PA PB PC 8255 A0 A1 RESET CS WR RD D7 D0 PB 2 PA3 PA2 PA1 PA0 P1.4 P1.5 GND A1 A0 PA 5 PA 6 PA 7 WR RESE TTTT TT D 0 V C C PA 4 1 2 3 5 6 4 7 8 9 11 12 10 13 14 15 17 18 16 19 20 40 39 38 36 35 37 34 33 32 30 29 31 28 27 26 24 23 25 22 21 8 2 5 5 A D 1 D 2 D 3 D 4 D 5 D 6 D 7 PB 7 PB 6 PB 5 PB 4 PB 3 PC 7 PC6 PC5 PC4 PC0 PC1 PC 2 PC 3 PB0 PB1 9 Hình 4.1.1b Sơ đồ khối của 8255A 4.2.2.2. Chọn chế độ của 8255A Trong khi các cổng A, B, C được dùng để xuất/nhập dữ liệu thì thanh ghi điều khiển phải được lập trình để chọn chế độ làm việc cho các cổng này. Các cổng của 8255A có thể được lập trình theo một trong các chế độ dưới đây.  Chế độ 0: Vào/ra thông thường - Các cửa A, B, C được làm việc độc lập nhau. - Các cửa A, B, C có thể là cửa vào hoặc ra tuỳ theo chế độ trong thanh ghi điều khiển (ra số liệu được chốt, vào không chốt). - Không có sự đối thoại giữa vi xử lý với thiết bị ngoại vi. Nếu muốn có tín hiệu đối thoại phải dùng các bit của một cửa nào đó (thường là cửa C) bằng cách xác lập từng bit PCi. Khi đó cửa C được xem như là hai cửa 4 bit với khả năng lập/xoá từng bit.  Chế độ 1: Chốt vào/ra Chia làm hai nhóm. - Nhóm A: Gồm cửa A để trao đổi số liệu và nửa C cao (PC4 - PC7) để đối thoại với vi xử lý và thiết bị ngoại vi của cửa A. - Nhóm B: Gồm cửa B để trao đổi số liệu và nửa C thấp (PC0 - PC3) để đối thoại với vi xử lý và thiết bị ngoại vi của cửa B.  Chế độ 2: Bus hai chiều Chỉ dùng cho cửa A với số liệu vào/ra 2 chiều tạo thành một Bus chứa: - Cửa A (Bus hai chiều). - 5 đường điều khiển (PC3 – PC7). 10 Đệm dữ liệu Logic điều khiển đọc ghi Điều khiển nhóm A Điều khiển nhóm B Cửa A (8) Cửa C nửa cao (4) Cửa C nửa thấp (4) Cửa B (8) [...]... 31 CS WR D0 – D7 Ra dữ liệu INTR Bắt đầu RD Kết thúc Đọc dữ liệu Hình 5.6.2c Phân chia thời gian đọc và ghi của ADC 080 4 4.3.2.2 Nối ghép ADC 080 4 với 80 51 và lập trình Sơ đồ ghép nối ADC 080 4 với 80 51 như hình vẽ (hình 5.6.2d) sử dụng nguồn đồng hồ sẵn có trong 80 51 Từ sơ đồ ghép nối hãy: Vi t chương trình kiểm tra chân INTR và chuyển tín hiệu đầu vào tương tự vào thanh ghi A ADC 080 4 80 51 P2.5 P2.6 P1.0... chuyển đổi hoàn tất thì nó chuyển xuống mức thấp để báo cho CPU biết là dữ liệu được chuyển đổi đã sẵn sàng để lấy đi Sau khi INTR xuống thấp cần đặt CS = 0 và gửi một xung cao xuống thấp tới chân RD để đưa dữ liệu ra - Vin (+) và Vin (-): Đây là hai đầu vào tương tự vi sai, trong đó - Vin = Vin (+) – Vin (-) Thông thường Vin (-) được nối xuống đất và Vin (+) được dùng làm đầu vào tương tự và tín hiệu... đọc và 0 1 F địa chỉ ADD Cờ bận đọc (BF) báo hoạt động bên trong đang được thực hiện và đọc nội dung bộ đếm địa chỉ 40 µs Ghi dữ liệu CG 1 0 hoặc DD RAM Ghi dữ liệu Ghi dữ liệu vào DD RAM hoặc CG RAM 40 µs Đọc dữ liệu CG 1 1 hoặc DD RAM Đọc dữ liệu Đọc dữ liệu vào DD RAM hoặc CG RAM 40 µs Bảng 4.3.1c là bảng liệt kê lệnh chi tiết của LCD Ghi chú: Các ký hiệu vi t tắt trong bảng là: DD RAM: RAM dữ liệu. .. đầu quá trình chuyển đổi Nếu CS = 0 khi WR tạo ra xung thấp lên cao thì bộ ADC 080 4 bắt đầu tiến hành chuyển đổi giá trị đầu vào tương tự Vin về số nhị phân 8 bit Lượng thời gian cần thiết để chuyển đổi thay đổi phụ thuộc vào tần số đưa đến chân CLK IN và CLK R Khi vi c chuyển đổi dữ liệu được hoàn tất thì chân INTR được ADC 080 4 hạ xuống thấp 29 - CLK IN và CLK R: CLK IN là chân vào nối tới đồng hồ ngoài... ADC8 08/ 809 (hình 5.6.2e) Chip này có đến 8 đầu vào và chúng cũng có đầu ra dữ liệu 8 bit như ADC 080 4 8 kênh đầu vào tương tự được dồn kênh và được chọn như bảng 5.6.2f nhờ 3 chân địa chỉ A, B, C IN0 IN7 GND Cloc k D0 Vcc Vref(+) D7 EOC Vref(-) OE SC ALE A B C (LSB) Hình 5.6.2e Bộ biến đổi ADC8 08/ 809 Chọn kênh tương tự IN0 IN1 IN2 IN3 IN4 IN5 IN6 C 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 A 0 1 0 1 0 1 0 A D C 8. .. rồi mới ghép nối với 80 51 thì có thể sử dụng ADC8 08/ 809 Mỗi chip loại này có thể kiểm soát được tối đa 8 cảm biến nhiệt 4.4 PHỐI GHÉP VI ĐIỀU KHIỂN VỚI THẾ GIỚI THỰC 2: PHỐI GHÉP 80 51 VỚI ĐỘNG CƠ BƯỚC, BÀN PHÍM VÀ BỘ BIÉN ĐỔI SỐ – TƯƠNG TỰ DAC 4.4.1 NỐI GHÉP 80 51 VỚI ĐỘNG CƠ BƯỚC Phần này bắt đầu với vi c giới thiệu tổng quan về hoạt động của các động cơ bước Sau đó chúng ta mô tả cách phối ghép một... 5V, 0V VEE: thay đổi điện áp để thay đổi độ tương phản Nhóm 2: (8 chân) Vào ra thông tin với VĐK: Từ chân D0-D7 Nhóm 3: (3 chân) Điều khiển vi c vào ra thông tin: E, RS, R/W E:(bật /tắt) (cho phép/ không cho phép trao đổi thông tin với VĐK) 18 RS:(loại thông tin trao đổi) Thông tin trao đổi là lệnh điều khiển hay là dữ liệu để hiển thị - Vcc, Vss, VEE: Vcc và Vss là chân nguồn +5V và chân đất Còn VEE... tin từ/lên LCD Nếu R/W = 1 thì đọc dữ liệu , nếu R/W = 0 thì ghi dữ liệu - E (Enable) – Chân cho phép: được sử dụng để chốt thông tin hiển thị có trên chân dữ liệu Khi dữ liệu được cấp đến chân dữ liệu thì một xung từ mức cao xuống mức thấp được áp đến chân E để LCD chốt dữ liệu trên chân dữ liệu Xung này phải rộng tối thiểu 450ns - D0 – D7: Đây là các chân dữ liệu 8 bit, được dùng để gửi thông tin... 80 51 ALE L E AD7 P0.7 P0.0 AD0 DQ 74LS373 OC PA A1 A1 A0 D7 A0 82 55 PB A PC D0 D7 D0 Hình 5.4.2d: Nối ghép 80 51 với 82 55A cho ví dụ 2 Ví dụ 3: Cho sơ đồ ghép nối 80 51 với 82 55A như hình vẽ (hình 5.4.2e), hãy: a) Tìm địa chỉ cổng vào/ra được gán cho các cổng A, B, C và thanh ghi điều khiển b) Tìm từ điều khiển cho trường hợp PA là đầu ra, PB là đầu vào, PC0 – PC3 là đầu vào, PC4 – PC7 là đầu ra c) Vi t... Tiêu thụ ít năng lượng và không nguy hiểm bằng CRT LCD dùng trong thông tin giải trí (Màn hình Tivi, máy vi tính) LCD dùng trong lĩnh vực điều khiển LCD dùng trong truyền thông (Màn hình điện thoại, hiển thị của hệ thống chuyên dụng) Ở phần này chúng ta chỉ xét tới LCD loại nhỏ và vi c dùng LCD để hiển thị của hệ thống chuyên dụng và đi nghiên cứu cách ghép nối LCD với 80 51 và lập trình 4.3.1.1 Mô . BÀI 8: GHÉP NỐI VÀ TRAO ĐỔI DỮ LIỆU TRONG HỆ VI XỬ LÝ 4.1. GHÉP NỐI VI XỬ LÝ /VI ĐIỀU KHIỂN VỚI BỘ NHỚ NGOÀI Trong chương II chúng ta đã nói đến chức năng. này được nối tới các chân dữ liệu của vi xử lý để cho phép nó trao đổi dữ liệu giữa vi xử lý và chip 82 55A. - Chân RESET: Đây là đầu vào tín hiệu tích cực ở mức cao tới 82 55A. Được dùng để xoá. AGAIN Ví dụ 2: Vẽ sơ đồ ghép nối 80 51 với RAM dữ liệu ngoài 6264 dung lượng 8Kx8 và vi t chương trình để 80 51 lấy 10 byte dữ liệu được cất từ địa chỉ 1000h trên RAM dữ liệu ngoài đưa vào RAM nội có địa