Bài giảng môn Kỹ thuật số

Trang 1

NỘI DUNG MÔN ĐT TRONG CNTT (KỸ THUẬT SỐ)

 Thời gian:

– Lý Thuyết: 45 tiết (3 TC) Thực hành 30 tiết

 Điểm số:

– Các bài TH phải hoàn thành hết 20%

– Điểm đồ án môn học, có thuyết trình theo nhóm: 20%

– Điểm chuyên cần 5%

– Điểm thi giữa ký 15

– Điểm thi cuối kỳ: 40%

NỘI DUNG

 1 Ôn tập linh kiện điện tử và linh kiện điện tử.

 2 Các mạch logic căn bản AND, OR, NOT, XOR

 3 Các mạch mã hóa và giải mã (Mạch Logic không nhớ)

 4.Các mạch logic có nhớ.

– Mạch FLIP – FLOP (Triger, Chốt)

– Các thanh ghi dịch.

– Các bộ số học.

Trang 2

Phân loại Các họ vi mạch số

Trang 3

Các đặc trưng cơ bản của IC

– Tốc độ hoạt động: phụ thuộc

vào thời gian trì hoãn truyền tải:

– Hàm chức năng mà mạch phải thực hiện

– Fan in, Fan out

– Thời gian trễ trung bình

– Tần số hoạt động lớn nhất cho phép

– Khả năng chống nhiễu

– Công suất tiêu thụ

– Các yêu cầu về nguồn điện

– Miền nhiệt độ họat động: 0-700C cho các ứng dụng tiêu dùng và công nghiệp, từ 550C – 1250C cho các mục đích quân sự

2

pLH

pHL delay

Trang 4

Các đặc trưng cơ bản của IC (tt)

Các tham số dòng và áp:

 VIH (điện áp tối thiểu mà cổng có thể nhận biết mức 1)

 VIL (điện áp tối đa mà cổng có thể nhận biết mức 0)

 VOH(điện áp tối thiểu tại đầu ra tương ứng mức 1)

 VOL (điện áp tối đa tại đầu ra tương ứng mức 0)

 IIH (dòng tối thiểu được cung cấp tương ứng với mức 1)

 IIL (dòng tối đa được cung cấp tương ứng với mức 0)

 IOH (dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1)

Trang 5

Các đặc trưng cơ bản của IC (tt)

 Nhiễu

Trang 6

 Diode dẫn điện theo một hướng

 Đặc trưng của Diode là điện áp ngưỡng Vt

 Khi VD>Vt thì sẽ có dòng điện ID

ID

Trang 7

Transistor lưỡng cực

 Transistor lưỡng cực (Bipolar

transistor) ~ transistor lưỡng cực

nối - BJT( Bipolar junction

transistor) có hai loại:

B

E C

Các ký hiệu của PJT a) NPN

b) PNP

Trang 8

Họ RTL (resistor – transistor logic)

 Là loại vi mạch đều tiên

 Nhược điểm:

– Cần có các điện trở lớn, độ chính xác và tính ổn định cao

– Tốc độ hoạt động của mạch thấp

Ví dụ, một cổng NOR RTL

Trang 9

HỌ DTL (DIODE-TRANSISTOR LOGIC)

 Ví dụ, cổng NAND DTL

Trang 10

Họ TTL (transistor-transistor logic)

 Các loại RTL và DTL sớm bị thay thế bởi TTL

Trang 11

CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN

 Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74

 Khoảng nhiệt độ và điện thế nguồn

– Seri 74 : 4.75  5.25 ; 0 0 C  70 0 C

– Seri 54 : 4.5  5.5 ; -55 0 C  125 0 C

 Mức điện thế của seri 74

 Công suất tiêu hao bình quân một cổng khoảng 10mW

 tpLH=11ns ; tpHL=7ns ; tdelay = 9ns

 Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn

Trang 12

Họ TTL cải tiến (Schottky TTL)

 Thay transistor lưỡng cực bằng transistor lưỡng cực bị kẹp

Trang 13

Các tính chất của IC TTL

Trang 14

HỌ TTL BA TRẠNG THÁI (TRISTATE)

Trang 15

MẠCH LOGIC MOS

 MOS (Metal – Oxide Semiconductor)

 Transistor MOS hiệu ứng trường (MOSFET – MOS Field- Effect Transistor)

 Các loại MOSFET:

– NMOS tăng cường, NMOS suy biến

– PMOS tăng cường , PMOS suy biến

 Ký hiệu Ehancement-Mode NMOS:

G

D

S B

Trang 16

Đặc điểm của logic MOS

 So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt

động chậm hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế nguồn nuôi lớn hơn, hệ số tải lớn hơn và đòi hỏi ít chỗ trên chip hơn

 Mức logic dành cho mạch MOS là:

Trang 17

 Kết hợp transistor kênh P với transistor kênh N

 Công suất tiêu thụ trạng thái tĩnh nhỏ

 Tốc độ chuyển đổi trạng thái cao

 Khả năng chống nhiễu tốt

 Khả năng tải lớn

Trang 18

Bộ chuyển đổi ADC - DAC

 Chuyển đổi tín hiệu tương tự sang tín hiệu số ADC

– ADC 0801/ ADC0802/ ADC0803/ ADC0804/ ADC0805 (IC CMOS

20 chân).

Trang 19

Tự đọc thêm

 Vấn đề giao tiếp giữa các họ Logic

 Các vấn đề phối hợp trở kháng mạch số

Trang 20

3.Các mạch mã hóa và giải mã

(Mạch Logic không nhớ)

HỆ TỔ HỢP

Trang 21

1/ Đặc điểm cơ bản của mạch logic tổ hợp:

Đặc điểm cơ bản của mạch tổ hợp là tín hiệu ra tại mỗi thời điểm chỉ phụ thuộc vào giá trị của các tín hiệu vào ở thời điểm đó; Mạch tổ hợp còn gọi là ôtomat không có trí nhớ.

Trang 22

2/ Nhiệm vụ cơ bản

 Nhiệm vụ chủ yếu của mạch tổ hợp bao gồm :

 1/ Mã hoá và giải mã (các quá trình biến đổi mã).

 2/ Dồn kênh và phân kênh để định tuyến trong việc truyền dẫn thông tin.

 3/ Thực hiện các phép so sánh số để định tính và định lượng trọng số các số nhị phân.

 4/ Truyền dữ liệu qua kênh thông tin chung (đến Bus dữ liệu).

 5/ Có thể trình dược PLA.

 6/ Kiểm soát để xử lý lỗi trong mạch số.

Trang 23

3/ Phân tích chức năng logic và thiết kế mạch tổ hợp

 a/ Tuần tự từ đầu vào đến đầu ra, viết biểu thức hàm

 b/ Rút gọn hàm bằng phương pháp biến đổi số, hoặc phương pháp bìa Cacnô

 c/ Thiết lập bảng chân lý biểu thị tất cả các trạng thái đầu vào có thể có và các trạng thái đầu ra tương ứng

1/ Phân tích chức năng logic của mạch:

Trang 24

3/ Phân tích chức năng logic và thiết kế mạch tổ hợp / Phân tích chức năng logic và thiết kế mạch tổ hợp

a/ Phân tích các yêu cầu (vấn đề logic thực) để xác định các biến đầu vào biểu diễn đối tượng trạng thái (nguyên nhân, kích thích), xác định hàm số ở đầu ra (kết quả cần có, tải) Xác định mối quan hệ hàm- biến là loại quan hệ gì.

b/ Lập bảng chân lý các trạng thái của biến, và qua quan hệ logic, xác định trạng thái hàm, thay giá trị 0- 1 cho trạng thái hàm và bién.

c/ Tiến hành tối thiểu hoá hàm ra.

d/ Vẽ sơ đồ logic của hàm từ các cổng logic cơ bản

2/ Thiết kế mạch logic tổ hợp:

Trang 25

4/ MỘT SỐ LOẠI MẠCH LOGIC TỔ HỢP THÔNG DỤNG

Mã hoá là quá trình dùng văn tự hay ký hiệu để biểu thi 1 đối tượng (tín hiệu)

Mã hoá nhị phân là quá trình dùng mã nhị phân để biểu thị một tín hiệu.

Mạch mã hoá là mạch có chức năng biến đổi N đường tín hiệu vào thành n

đường tín hiệu ra, trong đó

Điều kiện để mã hoá N tín hiệu là :

2n N

2n  N

Trang 26

 Mạch mã hoá 1 số hệ 10 sang hệ đếm

nhị phân là mạch dùng n bit để mã hoá

2n tín hiệu đầu vào, bộ mã hoá này gọi

là bộ mã hoá nhị phân Mã hoá 8 đường

tín hiệu vào, các ngõ vào và ra tích cực

mức 1 Bằng 3 đường tín hiệu ra sẽ mã

hoá đầy đủ 8 đường tín hiệu vào

Mạch mã hoá nhị phân

Trang 27

Trang 28

Trang 29

Giải mã là quá trình phiên dịch từ mã đã được mã hoá để

lấy lại thông tin.Mạch điện thực hiện quá trình giải mã gọi là

mạch giải mã.

Mạch có nhiệm vụ chuyển đổi 1 từ mã nhị phân đầu vào thành 1 tín hiệu logic duy nhất ở 1 đầu ra nào đó tương ứng với mã nhị phân đã tác động

Mạch Giải mã

Trang 30

Với đầu vào 3 bit C,B,A, sẽ có 23 = 8

tổ hợp khác nhau của các trạng

thái vào; Đầu ra có 8 tín hiệu

tương ứng Y0  Y7 Chỉ một trong

các tổ hợp tác động đồng thời ở

các đầu vào sẽ làm cho một đầu ra

tương chuyển lên mức tích cực

Mạch Giải mã

Mạch giải mã nhị phân – bát phân

Trang 31

Trang 32

Mạch Chọn kênh có nhiệm vụ chọn một trong các tín hiệu đặt đến

đầu vào theo nhãn địa chỉ của nó lên đầu ra Thông thường các

mạch chọn kênh có 2n (n là số nguyên) đầu vào dữ liệu (Di), n đầu vào điều khiển chọn địa chỉ CS (Chip Select) hoặc EN (Chip

Enable) và 1 đầu ra dữ liệu Z Tại 1 thời điểm, chỉ có 1 tín hiệu đầu vào được chuyển tới đầu ra

Mạch Chọn kênh

Trang 33

Mạch chọn kênh 2 đầu vào (N=2)

Mạch chọn kênh 2 đầu vào chập 4

Mạch Chọn kênh

Trang 34

Hoạt động của mạch phân kênh DEMUX: DEMUX hoạt động ngược

với MUX, tại mỗi thời điểm, chỉ tiếp nhận 1 đầu vào dữ liệu và

theo tín hiệu chọn địa chỉ sẽ phân phối dữ liệu này tới 1 trong nhiều đầu ra của nó

Tín hiệu vào chỉ được phép truyền (phân phối) đến 1 trong số N đầu

ra do mã địa chỉ của đầu vào chọn quyết định đầu ra nào được

chọn Với N đầu ra, cần n bit để tạo mã địa chỉ cho đầu ra với 2n

N trong các mạch phân kênh dữ liệu số

Mạch Phân kênh

Trang 35

Mạch Cộng Nhị phân

Mạch cộng bán phần (Half Adder- HA) Mạch cộng toàn phần (Full Adder- FA) Mạch cộng nhiều bit

Mạch So sánh

Mạch so sánh hai số 1 bit Mạch so sánh hai số 4 bit

M t S M ch T H p ột Số Mạch Tổ Họp ố Mạch Tổ Họp ạch Tổ Họp ổ Họp ọp Khác

Trang 36

5/ MẠCH MÃ HÓA NHỊ PHÂN BÁT PHÂN

BẢNG CHÂN TRỊ

Trang 37

5/ MẠCH MÃ HÓA NHỊ PHÂN BÁT PHÂN

SƠ ĐỒ MẠCH

Trang 38

5/ MẠCH GIẢI MÃ NHỊ PHÂN BÁT PHÂN

MẠCH GIẢI MÃ 3 x 8 TỪ HAI MẠCH 2 x 4

Trang 39

5 MẠCH GIẢI MÃ NHỊ PHÂN BÁT PHÂN

BẢNG CHÂN TRỊ

Định dạng
Số trang	39
Dung lượng	345,5 KB