Bài giảng môn kỹ thuật số 2 chương 3 GV nguyễn hữu chân thành

Bài giảng mơn Kỹ thuật số Chương CÁC THIẾT BỊ LOGIC LẬP TRÌNH Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU  Các chọn lựa cho việc thực mạch: Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt)  PLD tên gọi chung cho vi mạch số lập trình để cung cấp chức khác  Một PLD xem “hộp đen” (black box) Hình 3.1 PLD hộp đen Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt)  Hình 3.2 Một cấu trúc lập trình đơn giản Có thể chia thành họ PLD chính: SPLD (Simple PLD), CPLD (Complex PLD) FPGA (Field Programmable Gate Array)    SPLD: ROM, PLA, PAL, GAL … CPLD FPGA Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt)  Các công nghệ lập trình: Cầu chì (fusible link)     Làm đứt (nóng chảy - blowing) cầu chì để ngắt kết nối đường Chỉ lập trình lần Có thể tích hợp với mật độ cao Hình 3.3 Công nghệ cầu chì Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt)  Cầu chì nghòch (antifuse) Hình 3.4 Công nghệ cầu chì nghòch Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt) Công nghệ EPROM-Based    Các transistor nMOS dùng để chuyển mạch cho kết nối đường Có thể tích hợp với mật độ tương đối cao a PROM b EPROM Hình 3.5 Công nghệ EPROM-Based Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số GIỚI THIỆU (tt) Công nghệ SRAM-Based     Một bit nhớ điều khiển phần tử chuyển mạch Có thể lập trình hay lập trình lại mạch (in-circuit programming) Không giữ thông tin tắt nguồn (volatile) Hình 3.6 Công nghệ SRAM-Based Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (Programmable Logic Array)  Bao gồm hai tầng cổng logic: mảng cổng AND lập trình theo sau mảng cổng OR lập trình  Các thông số:    Số ngõ vào (n) Số ngõ (m) Số hạng tích (k) Hình 3.7 Cấu trúc tổng quát PLA Giảng viên: NguyễnHữu Chân Thành Bài giảng mơn Kỹ thuật số 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3.1: Hình 3.8 sơ đồ chi tiết PLA nhỏ với ngõ vào, số hạng tích ngõ Hình 3.8 Sơ đồ mức cổng PLA Hình 3.9 Sơ đồ nguyên lý PLA hình 3.8 Giảng viên: NguyễnHữu Chân Thành 10 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ CPLD (tt) Giới thiệu số loại CPLD Hình 3.35a Cấu trúc CPLD Xilinx XC9500 series Giảng viên: NguyễnHữu Chân Thành 39 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ CPLD (tt) Giới thiệu số loại CPLD Hình 3.35b Cấu trúc khối tạo hàm (FB) Xilinx XC9500 Giảng viên: NguyễnHữu Chân Thành 40 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ CPLD (tt) Giới thiệu số loại CPLD Hình 3.35c Cấu trúc khối phân phối số hạng tích macrocell Xilinx XC9500 Giảng viên: NguyễnHữu Chân Thành 41 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ CPLD (tt) Hình 3.35d Cấu trúc khối I/O Xilinx XC9500 series Giảng viên: NguyễnHữu Chân Thành 42 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA  FPGA không chứa mảng AND OR mà cung cấp khối logic khả cấu hình CLB (Configurable Logic Block) để cài đặt hàm mong muốn Hình 3.36 Cấu trúc tổng quát FPGA Giảng viên: NguyễnHữu Chân Thành 43 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt)  Mỗi khối logic FPGA tiêu biểu có số ngõ vào ngõ  Có nhiều loại khối logic, loại thường sử dụng nhiều bảng tra LUT (lookup table) chứa ô nhớ lưu trữ (storage cell) dùng để cài đặt hàm logic nhỏ Hình 3.37 LUT ngõ vào Giảng viên: NguyễnHữu Chân Thành 44 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Hình 3.38 LUT ngõ vào Giảng viên: NguyễnHữu Chân Thành 45 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Hình 3.39 Một phần FPGA lập trình Giảng viên: NguyễnHữu Chân Thành 46 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Giới thiệu số loại FPGA Hình 3.40a Cấu trúc khối CLB Xilinx XC4000 Giảng viên: NguyễnHữu Chân Thành 47 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Giới thiệu số loại FPGA Hình 3.40b Cấu trúc khối I/O Xilinx XC4000 Giảng viên: NguyễnHữu Chân Thành 48 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Hình 3.40c Cấu trúc khối kết nối Xilinx XC4000 Giảng viên: NguyễnHữu Chân Thành 49 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Giới thiệu số loại FPGA Hình 3.41a Cấu trúc FPGA Altera Flex 8000 series Giảng viên: NguyễnHữu Chân Thành 50 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Giới thiệu số loại FPGA Hình 3.41b Cấu trúc khối LAB LE Altera Flex 8000 series Giảng viên: NguyễnHữu Chân Thành 51 Bài giảng mơn Kỹ thuật số THIẾT KẾ MẠCH DÙNG ROM  Tham khảo giáo trình (trang 92-100) Giảng viên: NguyễnHữu Chân Thành 52 Bài giảng mơn Kỹ thuật số Q&A Giảng viên: NguyễnHữu Chân Thành 53 [...]... mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt) Giới thiệu một số loại PAL: Hình 3 .24 Sơ đồ logic của PAL 16L8 Giảng viên: NguyễnHữu Chân Thành 26 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt) Hình 3 .25 Sơ đồ logic của PAL 16R4 Giảng viên: NguyễnHữu Chân Thành 27 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt) Hình 3 .26 Sơ đồ logic của PAL 16R6 Giảng viên: NguyễnHữu Chân Thành 28 ... giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG GAL (tt) Giới thiệu một số loại GAL: Hình 3 .29 Sơ đồ logic của GAL 16V8C (cấu hình “Complex”) Giảng viên: NguyễnHữu Chân Thành 31 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG GAL (tt) Hình 3. 30 Sơ đồ logic của GAL 16V8R (cấu hình “Registered”) Giảng viên: NguyễnHữu Chân Thành 32 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG GAL (tt) Hình 3. 31 Sơ đồ... dùng PLA Giảng viên: NguyễnHữu Chân Thành 12 Bài giảng mơn Kỹ thuật số 2 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3. 3: Thực hiện hàm sau dùng PLA 4x8x4 trên hình 3. 10: Hình 3. 12 Mạch cho ví dụ 3. 3 Giảng viên: NguyễnHữu Chân Thành 13 Bài giảng mơn Kỹ thuật số 2 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3. 3: (tt) Một cách khác để thực hiện hàm trên là rút gọn hàm trước Hàm sau khi rút gọn: Hình 3. 13 Mạch dạng...  Ví dụ 3. 4: (tt) → cần 14 số hạng tích (cho cả 2 trường hợp) Hình 3. 15 Lập trình với: (a) Các minterm; (b) Các thành phần rút gọn Giảng viên: NguyễnHữu Chân Thành 16 Bài giảng mơn Kỹ thuật số 2 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Ví dụ 3. 4: (tt) Dùng chung các số hạng tích trùng lặp : Hình 3. 16 Phủ bốn hàm với 11 thành phần tích Giảng viên: NguyễnHữu Chân Thành 17 Bài giảng mơn Kỹ thuật số 2 2 THIẾT KẾ... Giảng viên: NguyễnHữu Chân Thành 22 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt)  Ví dụ 3. 7: Thực hiện các hàm sau dùng PAL được cho trên hình 3 .22 a: X X X a) Hình 3 .22 Thực hiện hàm với PAL của ví dụ 3. 7 b) Giảng viên: NguyễnHữu Chân Thành 23 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt)  Trường hợp dùng PAL thực hiện mạch tuần tự: tương tự PLA  Ví dụ 3. 8: Thực hiện mạch tuần... của GAL 22 V10 Giảng viên: NguyễnHữu Chân Thành 33 Bài giảng mơn Kỹ thuật số 2 4 GIỚI THIỆU VỀ CPLD  Một CPLD gồm nhiều khối mạch trên 1 vi mạch đơn với các khối nối dây bên trong kết nối các khối mạch với nhau  Mỗi khối mạch thường có cấu trúc tương tự PLA hay PAL Hình 3. 32 Cấu trúc của một CPLD Giảng viên: NguyễnHữu Chân Thành 34 Bài giảng mơn Kỹ thuật số 2 4 GIỚI THIỆU VỀ CPLD (tt) Hình 3. 33 Cấu... 28 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt) Hình 3 .27 Sơ đồ logic của PAL 16R8 Giảng viên: NguyễnHữu Chân Thành 29 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG GAL (Generic Array Logic)  GAL: có thêm các mạch phụ ở sau ngõ ra cổng OR cho phép lập trình với các cấu hình khác nhau → macrocell Hình 3 .28 Cấu trúc tiêu biểu của một macrocell Giảng viên: NguyễnHữu Chân Thành 30 Bài giảng. .. ví dụ 3. 3 Giảng viên: NguyễnHữu Chân Thành 14 Bài giảng mơn Kỹ thuật số 2 2 THIẾT KẾ MẠCH DÙNG PLA (tt)  Trường hợp thực hiện nhiều hàm trên một PLA → cố gắng dùng lại các số hạng tích trùng lặp → các hàm có thể ở dạng không tối giản  Ví dụ 3. 4: Xét bốn hàm 4 biến được mô tả ở hình 3. 14: Hình 3. 14 Các hàm cần thực hiện trên PLA Giảng viên: NguyễnHữu Chân Thành 15 Bài giảng mơn Kỹ thuật số 2 2 THIẾT... Hình 3 . 23 Thực hiện mạch tuần tự với PAL và D-FF của ví dụ 3. 8 Giảng viên: NguyễnHữu Chân Thành 24 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt)  Trường hợp dùng PAL thực hiện mạch tuần tự: tương tự PLA  Ví dụ 3. 8: Thực hiện mạch tuần tự Moore phát hiện chuỗi 101 dùng PAL và các D-FF: Hình 3 . 23 Thực hiện mạch tuần tự với PAL và D-FF của ví dụ 3. 8 Giảng viên: NguyễnHữu Chân Thành 25 Bài giảng. .. Giá thành giảm Thường có sẵn các FF → các thiết kế mạch tuần tự Khuyết điểm:   Chức năng bò hạn chế Không thể dùng chung các số hạng tích Giảng viên: NguyễnHữu Chân Thành 21 Bài giảng mơn Kỹ thuật số 2 3 THIẾT KẾ MẠCH DÙNG PAL (tt)  Ví dụ 3. 6: PAL với 3 ngõ vào, 2 ngõ ra và 4 số hạng tích như ở hình 3 .21 thực hiện các hàm sau: Hình 3 .21 Thực hiện hàm với PAL của ví dụ 3. 6 Giảng viên: NguyễnHữu Chân ... Hình 3. 32 Cấu trúc CPLD Giảng viên: NguyễnHữu Chân Thành 34 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ CPLD (tt) Hình 3. 33 Cấu trúc phần CPLD Giảng viên: NguyễnHữu Chân Thành 35 Bài giảng mơn Kỹ thuật. .. Hình 3. 37 LUT ngõ vào Giảng viên: NguyễnHữu Chân Thành 44 Bài giảng mơn Kỹ thuật số GIỚI THIỆU VỀ FPGA (tt) Hình 3. 38 LUT ngõ vào Giảng viên: NguyễnHữu Chân Thành 45 Bài giảng mơn Kỹ thuật số GIỚI... “Complex”) Giảng viên: NguyễnHữu Chân Thành 31 Bài giảng mơn Kỹ thuật số THIẾT KẾ MẠCH DÙNG GAL (tt) Hình 3. 30 Sơ đồ logic GAL 16V8R (cấu hình “Registered”) Giảng viên: NguyễnHữu Chân Thành 32 Bài giảng