KỸ THUẬT THIẾT KẾ MẠCH SỐ ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ

KỸ THUẬT THIẾT KẾ MẠCH SỐ ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệt chú trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa gây suy giảm, sai lệch tín hiệu. Đặc biệt trong các mạch điện tử số là nơi phát sinh ra nhiễu điện từ rất lớn.

TRƯỜNG ĐẠI HỌC BÁCH KHOA

TIỂU LUẬN MÔN HỌC TƯƠNG THÍCH ĐIỆN TỪ

ĐỀ

TÀI

KỸ THUẬT THIẾT KẾ MẠCH SỐ ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ

Giảng viên hướng dẫn : PGS.TS Tăng Tấn Chiến Học viên thực hiện : Dương Ngọc Pháp

Chuyên ngành : Kỹ thuật điện tử

ĐÀ NẴNG - 11/2013

MỤC LỤC 1

MỞ ĐẦU 2

Chương 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ 3

1.1Đặc tính tín hiệu xung 3

1.2Nguồn cung cấp 6

1.3Sự truyền xung nhịp 7

1.4Đóng gói vi mạch số 8

Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ 10

2.1Phát xạ từ mạch số 10

2.1.1Differential mode (kiểu sai phân) 10

2.1.2Common mode (kiểu đồng nhất) 10

2.1.3Antenna mode (kiểu phát ăng ten) 11

2.2Các kỹ thuật thiết kế hạn chế phát xạ điện từ 11

2.2.1Cách ly mạch số 11

2.2.2Bộ tản nhiệt đất 13

Chương 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ 16

3.1Các đường giao thoa điện từ 16

3.2Bộ định thời Watchdog 19

3.3 Kỹ thuật phần mềm hỗ trợ phần cứng 20

KẾT LUẬN 21

TÀI LIỆU THAM KHẢO 22

Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệtchú trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoagây suy giảm, sai lệch tín hiệu Đặc biệt trong các mạch điện tử số là nơi phát sinh ranhiễu điện từ rất lớn Tín hiệu lan truyền chủ yếu trong mạch và tại các chân vi mạch

là song vuông tần số cao, theo phép biến đổi Fourier, là tín hiệu tổ hợp của nhiều thànhphần tần số khác sau và được phân bố khắp nơi trong hệ thống, nên khả năng gâynhiễu điện từ là rất lớn Nội dung của tiểu luận này sẽ tập trung nghiên cứu hoạt độngcủa mạch điện tử số, đặc biệt là các vi mạch tích hợp, nhằm đưa ra các giải pháp thiết

kế để hạn chế các phần tử mạch phát xạ điện từ, và miễn nhiễm điện từ giữa các phần

tử với nhau, qua đó đảm bảo tính tương thích điện từ cho cả hệ thống

Chương 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ

Chương này sẽ trình bày tổng quan về đặc tính xung vuông và giản đồ xunghoạt động của các vi mạch số Các nguồn có thể phát sinh sóng RF gây giao thoa điện

từ Ảnh hưởng của tần số xung nhịp hoạt động và kỹ thuật đóng gói của vi mạch vớiphát sinh nhiễu điện từ

1.1 Đặc tính tín hiệu xung

Khi chọn các linh kiện điện tử số cho từng ứng dụng, những người thiết kếthường chỉ quan tâm vào ứng dụng và tốc độ của linh kiện, trên cơ sở lựa chọn về thờigian trễ lan truyền nội của các cổng logic thông qua tài liệu kỹ thuật của nhà sản xuất,

mà ít quan tâm đến thời gian cạnh lên và xuống của tín hiệu xung

Khi tốc độ hoạt động của các vi mạch tăng (tín hiệu lan truyền nhanh hơn) thìcũng làm tăng dòng điện ghép (kiểu DM: kiểu so lệch) gây nhiễu xuyên giữa các tínhiệu Tốc độ hoạt động có quan hệ nghịch với giao thoa điện từ (EMI), các họ logic cóthời gian chuyển mạch ngắn (tần số xung nhịp cao) thường sinh ra EMI lớn Vì vậycác họ logic có tốc độ chậm được chọn để thỏa mãn yêu cầu về EMI Hình 1.1 sẽ mô

tả giản đồ xung với mối quan hệ giữa thời gian sườn xung và thời gian lan truyền tínhiệu trên đường truyền

Hình 1.1: Tốc độ chuyển mạch so với thời gian trễ lan truyềnQua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch(cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời

gian nhỏ hơn thời gian cho phép nó duy trì trên đường mạch in (hoặc đường dây) Vàthời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xemxét vấn đề tương thích điện từ.

Các họ logic khác nhau (CMOS, TTL, ECL,…) sẽ mang những đặc điểm khácnhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch Đặcđiểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng

Bên cạnh đó, một thông số đặc biệt quan trọng mà thường không được chỉ rõbởi nhà sản xuất, đó là công suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chânnguồn của vi mạch Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linhkiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hưởng đếndòng tín hiệu trên đường truyền

Như vậy, để đảm bảo tín hiệu trên đường truyền, giảm nhiễu giao thoa điện từEMI, thì các họ logic có tốc độ chậm sẽ được lựa chọn (ví dụ họ logic TTL: dòng74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hưởng bởi côngsuất đỉnh Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gianchuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ như 74ACT, 74F và 74HCT Và các vimạch thỏa mãn phát xạ điện từ nhỏ sẽ được lựa chọn trong các ứng dụng Một điềuchú ý trong việc lựa chọn các họ logic phù hợp, là không sử dụng các linh kiện có tốc

độ cao hơn so với yêu cầu thực sự

Nếu yêu cầu các họ logic có tốc độ cao, người thiết kế phải chú ý đến việc ghépnối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp Tốc độ chuyển mạch tănglàm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu Tuy nhiên những vấn đềnày là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độchuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trênđường truyền) Các nhà sản xuất khác nhau sẽ có các linh kiện với các tốc độ chuyểnmạch khác nhau Mỗi sản phẩm được ra đời sẽ có các thông số về thời gian chuyểnmạch (lớn nhất và trung bình) của tín hiệu xung nhịp và tại các chân ngoại vi I/O vàđặc tính EMI của các họ logic khác nhau như được mô tả ở bảng 1.1

Bảng 1.1 Thông số các họ logic

Viêc lựa chọn các họ logic có tốc độ thấp được chỉ rõ ở mối quan hệ giữa miềnthời gian và miền tần số Phân tích Fourier của tín hiệu tại sườn từ miền thời gian sẽthu được một băng thông phổ năng lượng RF là cao hơn với các họ logic có tốc độcàng cao.

Ngoài ra còn có các đặc tính được lựa chọn đối với các họ logic khác nhau như

ở bảng 1.2 Ở đây quan tâm đến trở kháng đầu ra của các chân ngoại vi, Ro, là thànhphần giới hạn dòng đầu ra Điều này sẽ quyết định khả năng cấp dòng tối đa cho tải,tương đương với sự cộng hưởng ở một tần số cụ thể Thâm chí khi đầu ra ngắn mạch(tại thời điểm chuyển đổi trạng thái) cũng không thể sinh ra dòng điện lớn hơn V/Ro

Bảng 1.2 Lựa chọn các đặc tính của các họ logic

1.2 Nguồn cung cấp

Nguồn cấp điện chuyển tải dòng điện vào chân nguồn của linh kiện logic làthành phần chính sinh ra nhiễu trên bảng mạch, hoặc là trên đường nguồn hoặc là trênnền đất (điện áp tham chiếu 0V) Sự chuyển tải dòng điện là nguồn chính sinh ra dòng

so lệch, vì thế phát sinh năng lượng vô tuyến RF

Ví dụ ở bảng 1.1 tại thời gian chuyển mạch, với các linh kiện có tốc độ chuyểnmạch cao, làm phát sinh nhiễu điện từ lớn Giao thoa điện từ EMI tăng tỷ lệ thuận với

tần số xung nhịp (tỷ lệ với f với EMI dẫn, nhiễu xuyên và tỷ lệ với f 2 với phát xạ điệntừ)

Nguồn cung cấp chuyển tải một dòng điện khá lớn trong quá trình chuyểnmạch Dòng này không có quan hệ với dòng điện tạo mức “1” hoặc “0” ở đầu ra cồnglogic Trong các linh kiện công nghệ TTL và CMOS, sự tăng dòng được sinh ra bởi sựxếp chồng dòng dẫn của các transistor điều khiển đầu ra Trong thời gian xảy rachuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫnbão hòa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất Dòng điện nàylớn có thể đánh thủng transistor Vì vậy cần thiết phải có một điện trở hạn dòng để bảo

vệ ngắn mạch chống phá hủy transistor

Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky

để tránh transistor đầu ra rơi vào vùng bão hòa Một kỹ thuật khác là thay đổi tốc độchuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn

Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổimức cao và thấp

Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuốngthấp lớn hơn nhiều so với dòng tĩnh Dòng tải được tính theo công thức:

Với C là điện dung tổng của tải kết hợp với điện dung đường mạch với đất Vớicác bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm Với bảng mạch nhiều lớp, C là 0.3đến 2pF/cm, và điện dung đầu vào được chỉ ra ở bảng 1.2

Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, vớichiều dài đường mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dòng điệncung cấp ra tải là:

Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau củacác linh kiện tích cực giữa các nhà sản xuất khác nhau Mặt dù linh kiện số với hìnhdạng, kích thước, và chức năng tương tự nhau, nhưng sự khác nhau ở đặc tính thiết kế.Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện đượcthiết kế khác nhau sẽ được giả định là cùng chức năng và khả năng tương thích điện

từ, đặc biệt các mô hình được sử dụng cho mục đích mô phỏng

1.3 Sự truyền xung nhịp

Với các sản phẩm công nghệ ngày càng cao thì càng yêu cầu tốc độ xung nhịpngày càng tăng Độ lệch xung được tính là thời gian chênh lệch khi chuyển đổi tín hiệuxung từ đầu vào đến đầu ra, là yếu tố quan trọng để giới hạn tốc độ xung nhịp Việcgiảm độ lệch xung của hệ thống sẽ cải thiện hiệu suất hoạt động mà ko cần phải dựavào tốc độ xung nhịp của cổng logic, ví dụ như các vi mạch ECL hoặc GaAs

Độ trễ lan truyền của ngoại vi không tỷ lệ với tần số làm việc Khi chu kỳ xungnhịp giảm thì có ít thời gian để thực hiện chức năng cụ thể với nhiều cổng logic đượckích khởi Đây thường là nhiệm vụ khó khăn Lựa chọn khả thi là sử dụng các nguồnxung nhịp đặc biệt để hạn chế các nguồn xung không chắc chắn

Hình 1.2 biểu diễn sự lệch xung giữa tín hiệu vào và ra

Cảm kháng ứng với các đầu ngoại vi của các phần tử thường tạo ra các vấn đề,trong đó được quan tâm nhất là cảm kháng do độ dài đường dây Cảm kháng này chophép các hoạt động bất thường xảy ra Vấn đề quan tâm là vùng nối đất và việc phátsinh các vòng lặp Các đường nối đất đưa đến sự ổn định, các vòng lặp có thể gây phát

xạ sóng RF dựa trên kích thước vật lý tồn tại giữa nguồn và tải, như được minh họa ởhình 1.3

Hình 1.3: Vòng lặp giữa các thành phần mạchXét về cảm kháng đường dây thì kiểu đóng góp theo chuẩn TTL Dual-in-line (DIP) là hạn chế nhất bởi việc bố trí các chân nguồn và đất ở hướng đối diện nhau.

Hình 1.4: Kiểu đóng gói DIP với vòng lặp phát sinh RF

Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ

Trong chương sẽ trình bày các kiểu ghép nối giữa các phần tử mạch số Việcđưa ra các nguyên nhận gây phát xạ điện từ mạch số sẽ có các kỹ thuật thiết kế tươngứng để hạn chế: gồm các kỹ thuật ghép nối phần tử, ghép nối tương thích nguồn cungcấp, tản nhiệt ghép nối đất…)

2.1 Phát xạ từ mạch số

Các kiểu ghép nối giữa các phần tử mạch số, được phân biệt bởi chiều của dòngđiện liên kết giữa các phần tử

2.1.1 Differential mode (kiểu sai phân)

Quan tâm đến hai đặc điểm của việc kết nối các thành phần bởi cáp Cáp truyềntỉa dòng tín hiệu theo kiểu sai phân (truyền đi và dẫn về) trên hai đường dây đặt gầnnhau Một vùng phát xạ được ghép với hệ thống và giao thoa kiểu sai phân giữa haiđường dây, tương tự dòng điện sai phân sẽ dẫn trong vùng phát xạ Mặt tham chiếu đấtkhông kết nối với thành phần nào

Hình 2.1: Ghép kiểu sai phân

2.1.2 Common mode (kiểu đồng nhất)

Đường dây cáp còn mang dòng điện theo kiểu đồng nhất, nghĩa là các đườngtruyền theo cùng một hướng trên các dây cáp Chúng có thể được tạo ra bởi sự ghépcác thành phần ngoài với vòng lặp được hình thành bởi cáp, mặt phẳng đất và trởkháng nối giữa linh kiện với đất, và có thể sinh ra dòng sai phân mà các thành phầnnày nhạy cảm Ngoài ra chúng còn tạo ra bởi điện áp nhiễu giữa điểm tham chiếu đất

và các cáp nối, làm phát sinh phát xạ điện từ

Hình 2.2: Ghép kiểu đồng nhất

2.1.3 Antenna mode (kiểu phát ăng ten)

Dòng điện theo kiểu phát ăng ten được dẫn cùng hướng trong đường cáp và mặttham chiếu đất Chúng không phát sinh do nhiễu nội nhưng sẽ có mặt trong toàn hệthống, bao gồm cả mặt phẳng đất, tiếp xúc với trường bên ngoài

Hình 2.2: Kiểu phát ăng ten

2.2 Các kỹ thuật thiết kế hạn chế phát xạ điện từ

2.2.1 Cách ly mạch số

Không có vấn đề gì về chất lượng mối nối với nguồn và đất, ở đây đưa ra mộttrở kháng mà sẽ sinh ra nhiễu chuyển mạch từ dòng chuyển mạch từ chân nguồn Vcc,như ở hình dưới

Hình 2.3: Các vị trí ghép tụMục đích của việc ghép các tụ giữa chân Vcc và chân đất nhằm duy trì một trởkháng động từ các chân nguồn riêng lẻ xuống đất Việc này sẽ làm giảm tối đa sự sụt

áp khi có sự thay đổi lớn và nhanh của dòng chuyển mạch, và quan trọng hơn là tối

thiểu kích thước đường dẫn mang dòng thay đổi nhanh, di/dt cao.

Vị trí đặt là rất quan trọng, các tụ điện được đặt gần với mạch mà nó thực hiệnviệc ghép “Gần” ở đây là nhỏ hơn ½ inch cho các cổng tốc độ cao AS-TTL, AC hoặcECL, đặc biệt các linh kiện có dòng cao như các bus tín hiệu, nếu tất cả các đầu ra của

bộ đệm 8 đường là dòng cao và trạng thái thay đổi từ #FFH xuống #00H hoặc ngượclại, dòng xung có thể vượt quá 1 ampe qua chân nguồn Cho các linh kiện dòng thấpnhư họ CMOS 4000B yêu cầu thoải mái hơn, nhưng một linh kiện ASIC điển hìnhhoặc FPGA ở tốc độ hàng trăm MHz cần một tụ tiếp giáp tại mỗi chân chip, thuận tiệnnhất là gắn ở phía đối diện của bảng mạch in dưới chân chip

Ngoài các tụ ghép được sử dụng riêng cho việc cách ly nguồn và đất, trong cácthiết kế mạch đa lớp hiệu suất cao, thì vị trí của các tụ được đặt tại các chân giao tiếpngoại vi của các vi mạch như hình 2.4 Khi xảy ra hoạt động chuyển mạch tại các chânnày, theo biến đổi Fourier đã phân tích ở trên, thì sẽ xuất hiện các tín hiệu tần số cao,băng thông rộng Vì vậy, tụ điện sẽ kết hợp với điện cảm đường dây dẫn như mộtmạch lọc trở kháng thấp để giảm thiểu sự phát xạ tần số cao

Hình 2.4: Tụ ghép đầu ra ngoại vi

Để đảm bảo mỗi mối ghép sẽ tạo ra một trở kháng thấp đặc biệt cho các tín hiệucao tần thì kích thường của các mặt có quan hệ quan trọng với bước song Vì thôngthường hoạt động trong vùng vài trăm MHz cho các loại bảng mạch, các tụ điện hoạtđộng ở chế độ tự cộng hưởng, và góp vào việc tính cảm kháng nhỏ của đường songsong Nó sẽ có điện kháng nhỏ nhất tại tần số cộng hưởng, được xác định bởi côngthức xác định độ tự cảm:

Fres = 1/( )Với Lm là tổng cảm kháng của linh kiện và của đường mạch in tại các chânngoại vi so với các mặt nền Cho ví dụ, một tụ điện 2200pF với 1.5nH tổng cảm kháng

sẽ có tần số cộng hưởng là 88MHz

2.2.2 Bộ tản nhiệt đất

Tản nhiệt nối đất được tìm thấy trong một số ứng dụng với các dòng chip VLSI

có tần số xung nhịp nội vào khoảng 75MHz và cao hơn Các dòng chip này yêu cầuviệc ghép tần số cao và nối đất hơn các dòng khác

Công nghệ mới cho phép tích hợp hàng triệu transistor trên một đơn vị diện tíchnhỏ Vì vậy, khi hoạt động, một số linh kiện sẽ yêu cầu cung cấp và tiêu tán một côngsuất cao, khoảng 15 Watt hoặc hơn Lúc này yêu cầu việc tản nhiệt để giữ ổn địnhnhiệt độ hoạt động cho linh kiện, hạn chế phát xạ các tín hiệu điện từ không mongmuốn Vì các bộ xử lý công suất cao, tốc độ cao được thực hiện trong nhiều thiết kế,các kỹ thuật thiết kế đặc biệt được yêu cầu cho việc hạn chế giao thoa điện từ EMI vàgiảm nhiệt cho các linh kiện

Các thiết bị tản nhiệt thường được cách ly về điện với các linh kiện thông quacác kết nối cách điện, dẫn nhiệt tốt như ở hình 2.5 Nhưng lúc này sẽ tồn tại các thànhphần điện kháng và cảm kháng không mong muốn như ở hình 2.6

Hình 2.5: tản nhiệt nối đất

Hình 2.6: Hoạt động tản nhiệt nối đấtCác tụ ghép sẽ hạn dòng RF kiểu ghép sai phân giữa nguồn, đất và các chân tínhiệu Khi linh kiện hoạt động ở hiệu suất cao (chuyển mạch đồng thời) thì thiết bị tảnnhiệt sẽ hạn chế việc phát xạ một dòng ghép sai phân tần số cao giữa bề mặt và linhkiện Và việc đặt thiết bị tản nhiệt nối đất lên trên linh kiện sẽ tạo ra một điện áp thamchiếu 0V gần bề mặt linh kiện hơn lớp đất trên mạch in Khi đó sẽ thắt chặt ghép kiểuđồng nhất giữa bề mặt linh kiện với thiết bị tản nhiệt hơn là giữa linh kiện với lớp đất

Vi mạch cấu trúc tập lệnh rút gọn (RISC) hay vi mạch VLSI thông thường cómột tần số tự cộng hưởng cao do nhà sản xuất và tần số xung nhịp nội Vì vậy, các vimạch VLSI thường phát xạ điện từ RF nhiều hơn so với các phần tử khác vì vậy cần

có các kỹ thuật hạn chế phát xạ RF được quan tâm thiết kế bởi nhà sản xuất

Việc sử dụng tản nhiệt nối đất sẽ giải quyết được các vấn đề quan trọng chính:

- Giảm nhiệt cho vi mạch trong quá trình hoạt động

- Chống lại việc phát xạ sóng điện từ được sinh ra bởi các dao động nội rakhông gian tự do và gây ảnh hưởng đến các thành phần khác

- Tụ điện cách ly kiểu đồng nhất sẽ loại bỏ việc phát sinh dòng RF kiểu đồngnhất được tạo ra trực tiếp từ lớp bề mặt linh kiện, từ mặt đế hay bên tronggói bởi việc ghép nối với đất