1. Trang chủ
  2. » Công Nghệ Thông Tin

Vi xử lý máy vi tính - Chương 5 ppsx

33 242 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 33
Dung lượng 730,5 KB

Nội dung

CHỈÅNG 5 GHẸP 8088 VÅÏI BÄÜ NHÅÏ V TÄØ CHỈÏC VO/RA DỈỴ LIÃÛU 1. Giåïi thiãûu cạc tên hiãûu ca 8088 v cạc mảch phủ tråü 8284, 8288 1.1. Cạc tên hiãûu ca 8088 Hçnh 5.1 thãø hiãûn viãûc chia cạc tên hiãûu ca 8088 theo cạc nhọm âãø ta dãù nháûn diãûn. Så âäư bäú trê củ thãø cạc chán ca vy xỉí l 8088 âỉåüc thãø hiãûn trong hçnh 5.2. Sau âáy ta s thãø hiãûn chỉïc nàng ca tỉìng tên hiãûu tải cạc chạn củ thãø. + ADO - AD7 [I;O : tên hiãûu vo v ra] : Cạc chán däưn kãnh cho cạc tên hiãûu pháưn tháúp ca bus dỉỵ liãûu v bus âëa chè. Xung ALE s bạo cho mảnh ngoi biãút khi no trãn cạc âỉåìng âọ cọ tên hiãûu dỉỵ liãûu (ALE = 0) hồûc âëa chè (ALE = 1). Cạc chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + A8 - A15 [O] : Cạc bit pháưn cao ca bus âëa chè. Cạc chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + A16/S3, A17/S4, A18/S5, A19/S6 [O] : Cạc chán däưn kãnh ca âëa chè pháưn cao v trảng thại. Âëa chè A16 - A19 s cọ màût tải cạc chán âọ khi ALE = 1 cn khi AEL = 0 thç trãn cạc chán âọ cọ cạc tên hiãûu trảng thại S3 - S6. Cạc chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. IO/ M ( SI ) A/D 0 DT/R( 2S ) A/D 1 RD A/D 2 WR ( LOCK ) A/D 3 DEN ( SO ) A/D 4 SSO A/D 5 READY A/D 6 HOLD ( RQ / 0GT ) A/D 7 HLDA ( RQ / 1GT ) A 8 INTA (QS1) A 9 ALE (QS0) A 10 NMI A 11 INTR A 12 RESET A 13 MN/ MX ) A 14 TEST A 15 CLK A 16 /S3 Vcc A 17 /S4 GND A 18 /S5 GND P µ 8088 A 19 /S6 Tên hiãûu âiãưu khiãøn hãû thäúng Tên hiãûu âiãưu khiãøn bus Âiãưu khiãøn CPU Âäưng häư V ngưn 8 âỉåìng däưn kãnh ca bus A/D pháưn tháúp 8 âỉåìng ca bus A pháưn cao 4 âỉåìng däưn kãnh ca bus C/Acao Hçnh 5.1. cạc tên hiãûu ca 8088 åí chãú âäü MIN v (MAX). Bng 5.1. cạc bit trảng thại v viãûc truy nháûp cạc thanh ghi âoản. S4 S3 Truy nháûp âãún 0 0 Âoản dỉỵ liãûu phủ 0 1 Âoản ngàn xãúp 1 0 Âoản m hồûc khäng âoản no 1 1 Âoản dỉỵ liãûu Bit S6 = 0 liãn tủc, bit S5 phn kạnh giạ trë bit IF ca thanh ghi cåì. Hai bit S3 v S4 phäúi håüp våïi nhau âãø chè ra viãûc truy nháûp cạc thanh ghi âoản (bng 5.1) + RD [O] : Xung cho phẹp âc. Khi RD = 0 thç bus dỉỵ liãûu sàơn sng nháûn säú liãûu tỉìi bäü nhåï hồûc thiãút bë ngoải vi. Chán RD åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + READY [I] : Tên hiãûu bạo cho CPU biãút tçnh trảng sàơn sng ca thiãút bë ngoải vi hay bäü nhåï. Khi READY = 1 thç CPU thỉûc ghi/âc m khäng cáưn chn thãm cạc chu k âåüi. Ngỉåüc lải khi thiãút bë ngoải vi hay bäü nhåï cọ täúc âäü hoảt âäüng cháûm, chụng cọ thãø âỉa tên hiãûu READY = 0 âãø bạo cho CPU biãút m chåì chụng. Lục ny CPU tü kẹo di thåìi gian thỉûc hiãûn lãûnh ghi/âc bàòng cạch chn thãm cạc chu k âåüi. Hçnh 5.2. Så âäư chán ca CPU 8088. P µ Intel 8088 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 AND A14 A13 A12 A11 A10 A9 A8 A/D7 A/D6 A/D5 A/D4 A/D3 A/D2 A/D1 A/D0 NMI INTR CLK GND Vcc A15 A16/S3 A16/S4 A16/S5 A16/S6 MN/) HOLD HLDA IO/ DT/ ALE READY RESET Chãú âäü MIN Chãú âäü MAX (High) (/) (/) () () () () (QS0) (QS1) + INTR [I] : Tên hiãûu u cáưu ngàõt che âỉåüc. Khi cọ u cáưu ngàõt m cåì cho phẹp ngàõt IF = 1 thç CPU kãút thục lãûnh âang lm dåí, sau âọ nọ âi vo chu k cháúp nháûn ngàõt v âỉa ra bãn ngoi tên hiãûu INTA = 0. + TEST [I] : Tên hiãûu tải chán ny âỉåüc kiãøm tra båíi lãûnh WAIT. Khi CPU thỉûc hiãûn lãûnh WAIT m lục âọ tên hiãûu TEST =1, nọ s chåì cho âãún khi tên hiãûu TEST = 0 thç måïi thỉûc hiãûn lãûnh tiãúp theo. + NMI [I] : Tên hiãûu u cáưu ngàõt khäng che âỉåüc. Tên hiãûu ny khäng bë khäúng chãú båíi cåì IF v nọ s âỉåüc CPU nháûn biãút bàòng cạc tạc âäüng ca sỉåìn lãn ca xung u cáưu ngàõt. Nháûn âỉåüc u cáưu ny CPU kãút thục lãûnh âang lm dåí, sau âọ nọ chuøn sang thỉûc hiãûn chỉång trçnh phủc vủ ngàõt kiãøu INT2. + RESET [I] : tên hiãûu khåíi âäüng lải 8088. khi RESET = 1 kẹo di êt nháút trong thåìi gian 4 chu k âäưng häư thç 8088 bë büc phi khåíi âäüng lải : nọ xoạ cạc thanh ghi DS, ES, SS, IP v FR vãư 0 v bàõt âáưu thỉûc hiãûn chỉång trçnh tải âëa chè CS:IP = FFFF:0000H (chụ cåì IF ← 0 âãø cáúm cạc u cáưu ngàõt khạc tạc âäüng vo CPU v cåì TF ← 0 âãø bäü vi xỉí l khäng -bë âàût trong chãú âäü chảy tỉng lãûnh). + CLK [I] : Tên hiãûu âäưng häư (xung nhëp). Xung nhëp cọ âäü räùng l 77% v cung cáúp nhëp lm viãûc cho CPU. + Vcc [I] : Chán ngưn. Tải âáy CPU âỉåüc cung cáúp +5V±10%.340mA + GND [O] : Hai chán ngưn âãø näúi våïi âiãøm OV ca ngưn ni. + MN/MX [I] : Chán âiãưu khiãøn hoảt âäüng ca CPU theo chãú âäü MIN/MAX. Do 8088 cọ thãø lm viãûc åí 2 chãú âäü khạc nhau nãn cọ mäüt säú chán tên hiãûu phủ thüc vo cạc chãú âäü âọ. • Chãú âäü MIN (Chán MN/MX cáưn âỉåüc näúi thàóng vo +5V m khäng qua âiãûn tråí !) Trong chãú âäü MIN táút c cạc tên hiãûu âiãưu khiãøn liãn quan âãún cạc thiãút bë ngoải vi truưn thäúng v bäü nhåï giäúng nhỉ trong hãû 8085 âãưu cọ sàơn trong 8088. Vç váûy viãûc phäúi ghẹp våïi cạc thiãút bë âọ s ráút dãù dng v chênh vç táûn dủng âỉåüc cạc phäúi ghẹp ngoải vi sàơn nãn cọ thãø gim giạ thnh hãû thäúng. + IO/ M [O] : Tên hiãûu ny phán biãût trong thåìi âiãøm â âënh pháưn tỉí no trong cạc thiãút bë vo/ra (IO) hồûc bäü nhåï (M) âỉåüc chn lm viãûc våïi CPU. Trãn bus âëa chè lục âọ s cọ cạc âëa chè tỉång ỉïng ca cạc thiãút bë âọ. Chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + WR [O] : Xung cho phẹp ghi. Khi CPU âỉa ra WR=0 thç trãn bus dỉỵ liãûu cạc dỉỵ liãûu â äøn âënh v chụng s âỉåüc ghi vo bäü nhåï hồûc thiãút bë ngoải vi tải thåìi âiãøm ât biãún WR = 1. Chán WR åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + INTA [O] : Tên hiãûu bạo cho cạc mảch bãn ngoi biãút CPU cháúp nháûn u cáưu ngàõt INTR. Lục ny CPU âỉa ra INTA = 0 âãø bạo l nọ âang chåí mảch ngoi âỉa vo säú hiãûu ngàõt (kiãøu ngàõt) trãn bus dỉỵ liãûu. + ALE [O] : Xung cho phẹp chäút âëa chè. Khi ALE = 1 cọ nghéa l trãn bus däưn kãnh AD cọ cạc âëa chè ca thiãút bë vo/ra hay ca ä nhåï. ALE khäng bao giåì bë th näúi (trong trảng thại tråí khạng cao) khi CPU bë treo thç ALE = 0. + DT/ R [O] : Tên hiãûu âiãưu khiãøn cạc âãûm 2 chiãưu ca bus dỉỵ liãûu âãø chn chiãưu chuøn ca váûn dỉỵ liãûu trãn bus D. Chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + DEN [O] : Tên hiãûu bạo cho bãn ngoi biãút l lục ny trãn bus däưn kãnh AD cọ dỉỵ liãûu äøn âënh. Chán ny åí trảng thại tråí khạng cao khi P µ cháúp nháûn treo. + HOLD [I] : Tên hiãûu u cáưu treo CPU âãø machj ngoi thỉûc hiãûn viãûc trao âäøi dỉỵ liãûu våïi bäü nhåï bàòng cạch thám nháûp trỉûc tiãúp (direct memory access, DMA). Khi HOLD = 1. CPU 8088 s tỉû tạch ra hãû thäúng bàòng cạch treo táút c cạc bus A, bus D, bus C ca nọ ( cạc bus åí trảng thại tråí khạng cao) âãø bäü âiãưu khiãøn DMA (DMA contrroller, DMAC) cọ thãø láúy âỉåüc quưn âiãưu khiãøn hãû thäúng âãø lm cạc cäng viãûc trao âäøi dỉỵ liãûu. Bng 5.2. Cạc chu k ca bus qua cạc tên hiãûu SS0 , IO/ M , DT/ R IO/ M DT/ R SS0 Chu k âiãưu khiãøn ca bus 0 0 0 Âc m lãûnh 0 0 1 Âc bäü nhåï 0 1 0 Ghi bäü nhåï 0 1 1 Bus räé (nghé) 1 0 0 Cháúp nháûn u cáưu ngàõt 1 0 1 Âc thiãút bë ngoải vi 1 1 0 Ghi thiãút bë ngoải vi 1 1 1 Dỉìng (halt) + HLDA [O] : Tên hiãûu bạo cho bãn ngoi biãút u cáưu treo CPU âãø dng cạc bus â âỉåüc cháúp nháûn , v CPU 8088 â treo cạc bus A, bus D v mäüt säú tên hiãûu ca bus C. + SSO [O] : Tên hiãûu trảng thại. Tên hiãûu ny giäúng nhỉ SO trong chãú âäü MAX v âỉåüc dng kãút håüp våïi IO/M v DT/ R âãø gii m cạc chu k hoảt âäüng ca bus (xem bng 5.2). • Chãú âäü MAX (Chán MN/MX näúi âáút) Trong chãú âäü MAX mäüt säú tên hiãûu âiãưu khiãøn cáưn thiãút âỉåüc tảo ra trãn cå såí cạc tên hiãûu trảng thại nhåì dng thãm åí bãn ngoi mäüt mảch âiãưu khiãøn bus 8288. Chãú âäü MAX âỉåüc sỉí dủng khi trong hãû thäúng cọ màût bäü âäưng xỉí l toạn hc 8087 + 1,2 SS v 0S [O] : Cạc chán trảng thại dng trong chãú âäü MAX âãø ghẹp våïi mảch âiãưu khiãøn bus 8288. Cạc tên hiãûu ny âỉåüc 8288 dng âãø tảo ra cạc tên hiãûu âiãưu khiãøn trong cạc chu k hoảt âäüng ca bus. Cạc tên hiãûu âiãưu khiãøn âọ âỉåüc chè ra trong bng 5.3. Bng 5.3. Cạc tên hiãûu âiãưu khiãøn ca 8288. 2S 1S 0S Chu k âiãưu khiãøn ca bus Tên hiãûu 0 0 0 Cháúp nháûn u cáưu ngàõt INTA 0 0 1 Âc thiãút bë ngoải vi IORC 0 1 0 Ghi thiãút bë ngoải vi IOWC, AIOWC 0 1 1 Dỉìng (halt) Khäng 1 0 0 Âc m lãûnh MRDC 1 0 1 Âc bäü nhåï MRDC 1 1 0 Ghi bäü nhåï MWTC, AMWC 1 1 1 Bus räùi (nghé) Khäng + RQ / 0GT v RQ / 1GT [I/O] : Cạc tên hiãûu u cáưu dng bus ca cạc bäü xỉí l khạc hồûc thäng bạo cháúp nháûn treo ca CPU âãø cho cạc bäü vi xỉí l khạc dng bus. RQ / 0GT cọ mỉïc ỉu tiãn hån RQ / 1GT . + LOCK [O] : Tên hiãûu do CPU âỉa ra âãø cáúm cạc bäü xỉí l khạc trong hãû thäúng dng bus trong khi nọ âang thi hnh mäüt lãûnh no âọ âàût sau tiãúp âáưu LOCK. + QS0 v QS1 [O] : Tên hiãûu thäng bạo cạc trảng thại khạc nhau ca âãûm lãûnh (hng âåüi lãûnh). Bng 5.4 cho biãút cạc trảng thại ca âãûm lãûnh âỉåüc m hoạ bàòng cạc tên hiãûu trãn. Trong hãû vi xỉí l våïi sỉû cọ màût ca bäü âäưng häư xỉí l toạn hc 8087, cạc tên hiãûu ny âỉåüc mảch 8087 dng âãø âäưng bäü quạ trçnh hoảt däüng ca nọ våïi bäü vi xỉí l 8088. Bng 5.4. Cạc trảng thại ca lãûnh âãûm QS1 QS0 Trảng thại lãûnh âãûm 0 0 Khäng hoảt âäüng 0 1 Âc byte m lãûnh âáưu tiãn tỉì âãûm lãûnh 1 0 Âc lãûnh räùng 1 1 Âc byte tiãúp theo tỉì âãûm lãûnh 1.2. Phán kãnh âãø tạch thäng tin v viãûc âãûm cho cạc bus Âãø gim båït khọ khàn vãư màût cäng nghãû do viãûc phi chãú tảo nhiãưu chán cho cạc tên hiãûu ca vi mảch CPU, ngỉåìi ta â tçm cạch hản chãú säú chán ca vi mảch bàòng cạch däưn kãnh nhiãưu tên hiãûu trãn cng mäüt chán. Vê dủ cạc chán AD0 - AD8 ca 8088 âỉåüc däưn kãnh âãø cọ thãø âỉa ra bãn ngoi cạc thäng tin vãư âëa chè pháưn tháúp v dỉỵ liãûu pháưn tháúp. Khi nháûn âỉåüc cạc tên hiãûu âọ åí bãn ngoi vi mảch, ta phi tiãún hnh tạch cạc tên hiãûu âãø tại tảo lải cạc tên hiãûu gäúc cho cạc bus âäüc láûp (bus âëa chè v bus dỉỵ liãûu). Viãûc ny thỉûc hiãûn bàòng cạch sỉí dủng cạc vi mảch chỉïc nàng thêch håüp åí bãn ngoi (thäng thỉåìng thç âọ l cạc mảch chäút). Ta cng phi lm tỉång tỉû nhỉ váûy âäúi våïi cạc chán däưn âëa chè/trảng thại. Âãø häù tråü cho viãûc tạch thäng tin ny, CPU âỉa ra thãm xung ALE sao cho khi ALE åí mỉïc cao s cọ tạc dủng bạo cho bãn ngoi biãút lục ny thäng tin vãư âëa chè tải cạc chán däưn kãnh cọ giạ trë. Xung ALE âỉåüc dng âãø måí cạc mảch chäút v tạch âỉåüc cạc thäng tin vãư âëa chè bë däưn kãnh. Mún náng cao ti ca cạc bus âãø âm nháûn viãûc ni cạc mảch bãn ngoi. Cạc tên hiãûu ra v vo CPU cáưn phi âỉåüc khúch âải thäng qua cạc mảch âãûm mäüt chiãưu hồûc hai chiãưu våïi cạc âáưu ra thỉåìng hồûc âáưu ra 3 trảng thại. Hçnh 5.3 cho tháúy mäüt vê dủ âån gin cạc täø chỉïc viãûc tạch tên hiãûu âëa chè tỉì cạc tên hiãûu däưn kãnh chè/dỉỵ liãûu hồûc âëa chè/âiãưu khiãøn bàòng cạc mảch chäút 74LS373 v viãûc sỉí dủng cạc bäü khúch âải âãûm 74LS244 v 74LS245 cho cạc tên hiãûu ca bäü vi xỉí l 8088 lm viãûc åí chãú âäü MIN. Hçnh 5.5 cung cáúp cho ta hçnh nh tè mè hån vãư cạch täø chỉïc củ thãø khạc ca bus âëa chè, dỉỵ liãûu v âiãưu khiãøn thäng qua lỉåüc âäư ca mạy IBM PC/XT. Trong âọ bäü vi xỉí l 8088 lm viãûc åí chãú âäü MAX. Bãn cảch CPU trãn hçnh 5.4 ta cn tháúy sỉû cọ màût ca cạc mảch phủ tråü ca intel nhỉ : + Bọỹ õióửu khióứn bus 8288. + Bọỹ taỷo ra caùc xung õọửng họử 8284. + Bọỹ phọỳi gheùp ngoaỷi vi song song 8255. + Bọỹ õióửu khióứn trao õọứi dổợ lióỷu bũng caùch thỏm nhỏỷp trổỷc tióỳp vaỡo bọỹ nhồù 8237. + Bọỹ õióửu khióứn ngừt ổu tión 8259. + Bọỹ õóỳm/õởnh thồỡi gian 8253 vaỡ + Chọự cừm daỡnh cho bọỹ õọửng xổớ lyù toaùn hoỹc 8087. Mọỹt sọỳ maỷch trong caùc maỷch kóứ trón cuợng seợ õổồỹc giồùi thióỷu trong chổồng trỗnh naỡy vaỡ caùc chổồng trỗnh sau õóứ ta coù thóứ hióứu õổồỹc hoaỷt õọỹng cuớa tổỡng hóỷ. Trón sồ õọử naỡy ta cuợng thỏỳy vióỷc sổớ duỷng caùc maỷch chọỳt vaỡ maỷch khuóỳch õaỷi õóỷm thọng duỷng ( caùc maỷch 74LS373, 74LS244 vaỡ 74LS245) taỷi nhổợng chọự cỏửn thióỳt cuớa bus õởa chố, bus dổợ lióỷu vaỡ bus õióửu khióứn nhổ õaợ noùi ồớ trón. 1OC LS244 LS373 G/ OC OC1, 2 LS244 IO/ M RD WR A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 IO/ M RD WR A19/S6 A18/S5 A17/S4 A16/S3 A15 A14 A13 A12 A11 A10 A9 A8 ALE A7 A6 A5 A4 A3 A2 A1 A0 Bus õióửu khióứn Bus ởa chố Hçnh 5.3. Bus hãû thäúng cọ khúch âải âãûm. 1.3. Mảch tảo xung nhëp 8284. Cho d lm viãûc trong chãú âäü MIN hay MAX, CPU 8088 ln cáưn xung nhëp (xung âäưng häư) tỉì mảch tảo xung nhip 8284. Mảch tảo xung nhëp khäng nhỉỵng cung cáúp xung nhëp våïi táưn säú thêch håüp cho ton hãû m nọ cn cọ nh hỉåíng tåïi viãûc âäưng bäü tên hiãûu RESET v tên hiãûu READY ca CPU. nghéa ca cạc tên hiãûu + 1AEN , 2AEN : Tên hiãûu cho phẹp chn âáưu vo tỉång ỉïng RDY1, RDY2 lm tên hiãûu bạo tçnh trảng sàơn sng ca bäü nhåï hồûc thiãút bë ngoải vi. + RDY1, RDY2 : cng våïi 1AEN , 2AEN dng âãø gáy ra cạc chu k âåüi åí CPU. + ASYNC : Chn âäưng bäü hai táưng hồûc âäưng bäü mäüt táưng cho tên hiãûu RDY1, RDY2. Trong chãú âäü âäưng bäü mäüt táưng ( ASYNC = 1) tên hiãûu RDY cọ nh hỉåíng âãún tên hiãûu READY tåïi táûn sỉåìn xúng ca xung âäưng häư tiãúp theo. Cn trong chãú âäü âäưng bäü hai táưng ( ASYNC = 0) tên hiãûu RDY chè cọ nh hỉåíng âãún tên hiãûu READY khi cọ sỉåìn xúng ca xung âäưng häư tiãúp theo. + READY : Näúi âãún âáưu READY ca CPU. Tên hiãûu ny âỉåüc âäưng bäü våïi cạc tên hiãûu RDY1, RDY2. + X1, X2 : Näúi våïi hai chán ca thảch anh våïi táưn säú f x , thảch anh ny l mäüt bäü pháûn ca mäüt mảch dao âäüng bãn trong 8284 cọ nhiãûm vủ tảo xung chøn dng lm tên hiãûu âäưng häư cho ton hãû thäúng. + F/ C : Dng âãø chn ngưn tên hiãûu chøn cho 8284. Khi chán ny åí mỉïc cao thç xung âäưng häư bãn ngoi s âỉåüc dng lm xung nhëp cho 8284, LS245 G DIR LS373 G OC Bus Dỉỵ liãûu ngổồỹc laỷi thỗ xung õọửng họử cuớa maỷch dao õọỹng bón trong duỡng thaỷch anh seợ õổồỹc choỹn õóứ laỡm xung nhởp. + EFI : lọỳi vaỡo cho xung tổỡ bọỹ dao õọỹng ngoaỷi. + CLK : Xung nhởp f CLK =f x /3vồùi õọỹ rọựng 77% nọỳi õóỳn chỏn cuớa CLK cuớa 8088. + PCLK : Xung nhởp f CLK =f x /6vồùi õọỹ rọựng 50% daỡnh cho thióỳt bở ngoaỷi vi. + OSC : Xung nhởp õaợ õổồỹc khuóỳch õaỷi coù tỏửn sọỳ bũng f x cuớa bọỹ dao õọỹng. + RES : Chỏn khồới õọỹng, nọỳi vồùi maỷch RC õóứ 8284 õóứ tổỷ khồới õọỹng khi bỏỷt nguọửn. + RESET : Nọỳi vaỡo RESETcuớa 8088 vaỡ laỡ tờn hióỷu khồới õọỹng laỷi cho toaỡn hóỷ + CSYNC : Lọỳi vaỡo cho xung õọửng bọỹ chung khi trong hóỷ thọỳng coù caùc 8284 duỡng dao õọỹng ngoaỡi taỷi chỏn naỡy (hỗnh 5.6) + Hỗnh 5.6 bióứu dióựn caùc õổồỡng nọỳi tờn hióỷu chờnh cuớa 8088 vaỡ 8284. Maỷch 8284 nhỏỷn õổồỹc xung khồới õọỹng tổỡ bón ngoaỡi thọng qua maỷch RC khi bừt õỏửu bỏỷt õióỷn CLK +5V 8088 10k RESET K + Khồới õọỹng hóỷ thọỳng Hỗnh 5.6. Maỷch 8284 nọỳi vồùi 8088. hoỷc xung khồới õọỹng laỷi khi bỏỳm cọng từc K. Tổỡ xung naỡy 8284 coù nhióỷm vuỷ õổa ra xung khồới õọỹng õọửng bọỹ cho CPU cuỡng vồùi tỏỳt caớ caùc thaỡnh phỏửn khaùc cuớa hóỷ thọỳng. 1.4. Maỷch õióửu khióứn bus 8288 Nhổ õaợ giồùi thióỷu ồớ phỏửn trổồùc, vi maỷch 8288 laỡ maỷch õióửu khióứn bus, noù lỏỳy 1 sọỳ tờn hióỷu õióửu khióứn cuớa CPU vaỡ cung cỏỳp tỏỳt caớ caùc tờn hióỷu õióửu khióứn cỏửn thióỳt cho hóỷ vi xổớ lyù khi CPU 808aỡm vióỷc ồớ chóỳ õọỹ MAX. Sồ õọử chỏn vaỡ caùc tờn hióỷu cuớa 8288 õổồỹc thóứ hióỷn trón hỗnh 5.7. Caùc tờn hióỷu chờnh cuớa 8288 bao gọửm : MCE/PDEN : master cascade enable/peripheral data enable Hỗnh 5.7. Maỷch taỷo xung õióửu khióứn 8288. X1 CLK X2 8284 RES RESET F/ C CSYNC 1 20 2 19 3 18 4 17 5 16 6 15 7 14 8 13 9 12 10 11 8288 IOB CLK 1S DT/ R ALE AEN AMWC MWTC GND Vcc 0S 2S MCE/ PDEN DEN CEN INTA IORC AIOWC IOWC AEN : address enable CEN : command enable IOB : input/output bus mode MRDC : memory read comm MWTC : memory write comm AMWC : advanced MWTC IORC : i/o read command IOWC : i/o write command AIOWC : advanced IOWC DT/ R : data transmit/receive DEN : data enable + 2 S , 1 S , 0 S [I, I, I] : l cạc tên hiãûu trảng thại láúy thàóng tỉì CPU. Tu theo cạc tên hiãûu ny m mảch 8288 s tảo ra cạc tên hiãûu âiãưu khiãøn khạc nhau tải cạc chán ra ca nọ âãø âiãưu khiãøn hoảt âäüng ca cạc thiãút bë näúi våïi CPU. Bng 5.3 mä t cạc tên hiãûu vo v ra âọ. + CLK [I] : Âáy l âáưu vo näúi våïi xung âäưng häư hãû thäúng (tỉì mảch 8284) v dng âãø âäưng bäü ton bäü cạc xung âiãưu khiãøn âi ra tỉì mảch 8288. + CEN [I] : L tên hiãûu âáưu vo âãø cho phẹp âỉa ra tên hiãûu DEN v cạc tên hiãûu âiãưu khiãøn khạc ca 8288. + IOB [I] : tên hiãûu âãø âiãưu khiãøn mảch 8288 lm viãûc åí cạc chãú âäü bus khạc nhau. Khi IOB = 1 8288 lm viãûc åí chãú âäü bus vo/ra, khi IOB = 0 mảch 8288 lm viãûc åí chãú âäü bus hãû thäúng (nhỉ trong cạc mạy IBM PC). + MRDC [O] : tên hiãûu âiãưu khiãøn âc bäü nhåï. Nọ kêch hoảt bäü nhåï âỉa dỉỵ liãûu ra bus. + MWTC [O] AMWC [O] : l cạc tên hiãûu âiãưu khiãøn ghi bäü nhåï hồûc ghi bäü nhåï kẹo di. Âọ thỉûc cháút l cạc tên hiãûu giäúng nhỉ MEMW , nhỉng AMWC (advanced memory write command) hoảt âäüng såïm lãn mäüt chụt âãø tảo ra kh nàng cho cạc bäü nhåï cháûm cọ thãm âỉåüc thåìi gian ghi. + IORC [O] : tên hiãûu âiãưu khiãøn âc thiãút bë ngoải vi. Nọ kêch hoảt cạc thiãút bë âỉåüc chn âãø cạc thiãút bë ny âỉa dỉỵ liãûu ra bus. + IOWC [O] AIOWC [O] : l cạc tên hiãûu âiãưu khiãøn âc thiãút bë ngoải vi hồûc âc thiãút bë ngoải vi kẹo di. Âọ thỉûc cháút l cạc tên hiãûu giäúng nhỉ IOW , nhỉng AIOWC (advanced I/O write command) hoảt âäüng såïm lãn mäüt chụt âãø tảo ra kh nàng cho cạc bäü nhåï cháûm cọ thãm âỉåüc thåìi gian ghi. + INTA [O] : l âáưu ra âãø thäng nbaos l CPU cháúp nháûn u cáưu ngàõt ca thiãút bë ngoải vi v lục ny cạc thiãút bë ngoải vi phi âỉa ra säú hiãûu ngàõt ra bus âãø CPU âc. + DT/ R [O] : l tên hiãûu âãø âiãưu khiãøn hỉåïng âi ca dỉỵ liãûu trong hãû vo hay ra so våïi CPU (DT/ R = 0 : CPU âc dỉỵ liãûu, DT/ R = 1 CPU ghi dỉỵ liãûu). Trong cạc mạy IBM PC thç tên hiãûu ny âỉåüc näúi âãún cạc chán DIR ca mảch âãûm 2 chiãưu 74LS245 âãø âiãưu khiãøn dỉỵ liãûu âi tỉì CPU âãún bus hãû thäúng khi ghi hồûc ngỉåüc lải, tỉì bus hãû thäúng âãún CPU khi âc. + DEN [O] : âáy l tên hiãûu âãø âiãưu khiãøn bus dỉỵ liãûu tråí thnh bus củc bäü hay bus hãû thäúng. Trong cạc mạy IBM PC thç tên hiãûu ny âỉåüc sỉí dủng cng våïi tên hiãûu ca mảch âiãưu khiãøn ngàõt PIC 8259 âãø tảo ra tên hiãûu âiãưu khiãøn cỉûc G ca mảch âãûm 2 chiãưu 74LS245. + MCE/ PDEN [O] : âáy l tên hiãûu dng âãø âënh chãú âäü lm viãûc cho mảch âiãưu khiãøn ngàõt PIC 8259 âãø nọ lm viãûc åí chãú âäü ch. + ALE [O] : âáy l tên hiãûu cho phẹp chäút âëa chè tải cạc chán däưn kãnh âëa chè - dỉỵ liãûu AD0 - AD7, tên hiãûu ny thỉåìng âỉåüc näúi våïi chán G ca mảch 74LS373 âãø âiãưu khiãøn mảch ny chäút láúy âëa chè. 1.5. Biãøu âäư thåìi gian ca cạc lãûnh ghi/âc Trón hỗnh 5.8 vaỡ 5.9 laỡ caùc bióứu õọử thồỡi gian õaợ õổồỹc õồn giaớn hoaù cuớa caùc tờn hióỷu cồ baớn trong CPU 8088 cho caùc lóỷnh ghi/õoỹc bọỹ nhồù hoỷc thióỳt bở ngoaỷi vi. Trong trổồỡng hồỹp bỗnh thổồỡng mọỹt chu kyỡ ghi/õoỹc (coỡn goỹi laỡ chu kyỡ bus) cuớa CPU keùo daỡi 4 chu kyỡ õọửng họử. Caùc chu kyỡ õọửng họử õổồỹc õaùnh dỏỳu laỡ T1, T2, T3 vaỡ T4. Nóỳu CPU laỡm vióỷc vồùi tỏửn sọỳ õọửng họử 5MHz thỗ mọỹt chu kyỡ õọửng họử keùo daỡi T=200ns vaỡ mọỹt chu kyỡ bus keùo daỡi 4*T=800ns. T1 T2 T3 T4 T w t giổợ W T Wr WR DEN Hỗnh 5.8. Caùc tờn hióỷu cuớa CPU 8088 trong chu kyỡ ghi õồn giaớn hoaù. ởa chố ởa chố ọứn õởnh Tờn hióỷu traỷng thaùi ởa chố Mọỹt chu kyỡ cuớa bus Dổợ lióỷu ghi CLK ALE A/S A16/S3 A19/S6 A (A8-A15) A/D (AD0-AD7 [...]... Tclk × 76 Tclk × 76 0 1 0 1 0 1 0 1 xung lm tỉåi(KHz) REFREQ 6 4-9 5 6 4-8 5 6 4-8 2 6 4-8 5 6 4-8 0 6 4-7 7 6 4-8 8 cho 1 láưn lm tỉåi 4 3 3 4 3 4 4 4 RA0-RA7 MA0-MA7 A0-A7 CA0-CA7 2X4464 RAS0 ALE RAS CAS REN1 ACR CAS ACW TNS 450 0A A0-A7 CS CAS RDY RAS1 CLK TWST FS FS RAS 2X4464 1K +5V Hçnh 5. 26 TMS 450 0A v 128 KB DRAM tải âëa chè 00000FH1FFFFH Hçnh 5. 27 mä t cạc xung ca bäü âiãưu khieenr khi nọ hoảt âäüng Cáưn... âäü têch cỉûc Chãú âäü Âc Duy trç Ghi Kiãøm tra Cám ghi A0 - A10 D0 - D7 OE Vpp CE /PGM cao Ch CE /PG M 0 1 s 50 m 0 0 A0 - A10 : Âëa chè D0 - D7 Vpp Vcc OE [V] [V] 0 X 1 0 1 +5 +5 + 25 +5 +5 +5 +5 + 25 + 25 + 25 D0 - D7 Dout HZ Din Dout HZ x : khäng quan tám HZ : Trảng thại tråí khạng OE : cho phẹp âỉa dỉỵ liãûu ra CE /PGM : âiãûn ạp ghi Hçnh 5. 12 Bäü nhåï EPROM 2716 (2Kx8) • Bäü nhåï RAM ténh (SRAM) :... mảch gii m 38 (hçnh 5. 18) A0 - A9 Bus A 276 4-1 5 D0 - D7 Bus B OE RD A13 A14 A 15 A C A17 A16 A18 B Y2 LS138 IO/ M A19 Y Y1 F0000-F1FFF CE Y3 Cạc chán chn v cho 7 mảch 276 4-1 5 khạc Y4 G2 A Y5 G2 B Y6 G1 FE000-FFFFF Y7 Hçnh 5. 19 så âäư bäü gii m dng 74LS138 Vê dủ Gi thiãút ta cáưn dng riãng vng nhåï 64 KB cọ âëa chè F0000HFFFFFH Cho cạc mảch nhåï EPROM 8 KB (dng 8x276 4-1 5, t ac = 150 ns) Hy dng mảch gii... âäü cháûm thç 1 chu k âåüi s âỉåüc tỉû âäüng xen thãm A0 - A11 B Y Bus A Y1 C Y2 LS138 Y3 RD Y4 F0000-F1FFF A Tåïi RYD1 Ca 8284 Bäü tảo Tw A12 A13 A14 G2 A Y5 G2 B Y6 G1 Y7 2732 D0 - D7 Bus D OE CE A 15 A16 A17 A18 A19 IO/ M CS Vcc Cạc chán chn v cho 7 mảch 276 4-1 5 khạc FE000-FFFFF Hçnh 5. 21 Phäúi ghẹp EPROM 2732 - 450 ns våïi CPU 8088 - 5MHz Vi ûc phäúi ghẹp SRAM våïi 8088 thỉåìng âån gin hån so våïi... âãûm = 40ns Nhỉ váûy cạc bäü nhåï näúi våïi 8088 - 5MHz cáưn phi cọ thåìi gian thám nháûp nh hån : 3*T - ttrãù dëa chè - tgiỉỵR - ttrãù âãûm = 600 - 110 - 30 - 40 = 420ns Màût khạc våïi CPU 8088 5MHz thç âäü räüng xung âc l T RD = 325ns, âọ l thåìi gian â di âãø cho bäü nhåï våïi thåìi gian thám nháûp cåỵ 420ns lm vi ûc Trong biãøu âäư thåìi gian ghi ( hçnh 5. 8) ta tháúy phi cọ mäüt thåìi gian giỉỵ dỉỵ... thãø lm vi ûc åí chãú âäü 1 hồûc 0 tu theo cạc bit âiãưu khiãøn trong CWR Cạc chán tên hiãûu cn lải ca PC cọ thãø âỉåüc âënh nghéa âãø lm vi ûc nhỉ cạc chán vo hồûc ra, hồûc phủc vủ cho cäøng PB PA-PA PA-PA PC3 INTRA PC3 INTRA PC7 OBFA PC7 OBFA PC6 ACKA PC6 ACKA PC5 IBFA PC4 STBA INTE1 PC5 IBFA PC4 INTE1 STBA INTE2 INTE2 PB-PB WR PC1 RD PC-PC WR RD I/O OBFB PC2 ACKB PC0 PB-PB INTRB Hçnh 5. 40 8 255 A åí... Trãn hçnh 5. 13 l vê dủ mảch nhåï TMS 4014 (2Kx8) våïi thåìi gian thám nháûp tac = 250 ns  täưn tải trong thỉûc tãú mảch nhåï SRAM dung lỉåüng 32Kx8 (62 256 LP-10) våïi thåìi gian thám nháûp cåỵ 100ns chãú tảo theo cäng nghãû CMOS v mäüt loải SRAM khạc chãs tảo theo cäng nghãû lỉåỵng cỉûc 8KB - 120KB cọ thåìi gian thám nháûp 15ns A0 - A10 D0 - D 7 OE WE CS A0 - A10 : Âëa chè x : khäng quan tám D0 - D7 :... A-H l khäng âäøi thç åí âáưu ra ΣEven ca 74AS280 B l 0 v khäng xút hiãûn u cáưu ngàõt MNI Våïi så âäư mảch trãn hçnh 5. 23 ta cọ kh nàng phạt hiãûn sai tải 1 bêt no âọ ca tỉì nhåï Bus D (D0-D7) 280 B Reset A-H CLR Q 280 A D A-H Even Even 1 CLK 1 D WR RD RD A0-A11 Bus A WR A0-A11 1 A y0 1 B ( 2016 la ø 2 KB ) * 193 1E y3 RD WR A 11 A 12 A 13 A B C G2A y0 y1 * 138 A14 - A19 D0-D7 8 x 2016 G2B G1 A0-A10... våïi t ac = 25 0-4 50 ns tu theo loải củ thãø Trãn hçnh 5. 12 l så âäư cạc tên hiãûu v bng chỉïc nàng ca 2716 Mảch nhåï 2716 cọ thåìi gian thám nháûp tac = 450 ns, nhỉ váûy âãø ghẹp v lm vi ûc âỉåüc våïi CPU 8088 5MHz nọ cáưn phi thãm chu k âåüi Ngỉåüc lải mảch nhåï 2716 - 1 lải cọ tac = 250 ns nãn khäng cáưn thãm chu k âåüi Cáưn lỉu l trong chãú âäü duy trç cäng sút tiãu thủ ca mảch gim âỉåüc 75% so våïi... gii m nhỉ váûy âỉåüc minh hoả trãn hçnh 5. 31 A 11 A 12 A 13 A B C AO-A7 G2B RD IO/M G2A G1 y0 y1 y2 y3 y4 y5 y6 y7 ISP A 11 A 12 A 13 A B C AO-A7 G2B WR IO/M ISP G2A G1 y0 y1 y2 y3 y4 y5 y6 y7 ISP ISP Hçnh 5. 30 Cạc bäü gin m våïi âëa chè 0 0-0 7 cho a) cäøn g vo ; b) cäøn g ra A0 A1 RD A B C A2-A6 A7 G2A WR G2B G1 y0 y1 y2 y3 y4 y5 y6 y7 ISP7C ISP7F OSP7C OSP7S Hçnh 5. 31 Mäüt bäü gii m cho cäøn g vo v cäøn . 75% so våïi cäng sút khi nọ åí chãú âäü têch cỉûc Ch Chãú âäü CE /PG M OE V pp [V] V cc [V] D 0 - D 7 Âc 0 0 +5 +5 Dout Duy trç 1 X +5 +5 HZ Ghi 50 m s 1 + 25 + 25 Din Kiãøm tra 0 0 + 25 +5. (duỡng 8x276 4-1 5, t ac = 150 ns). Haợy duỡng maỷch giaới maợ kióứu 74LS138 õóứ thổỷc hióỷn. F0000-F1FFF A 0 - A 9 276 4-1 5 D 0 - D 7 OE CE A Y B 1 Y C 2 Y LS138 3 Y 4 Y AG2 5 Y BG2 6 Y 1G 7 Y A 13 A 14 A 15 Caùc. lỉåỵng cỉûc 8KB - 120KB cọ thåìi gian thám nháûp 15ns. A 0 - A 10 D 0 - D 7 OE V pp CE /PGM A 0 - A 10 D 0 - D 7 OE WE CS A 0 - A 10 : Âëa chè x : khäng quan tám D 0 - D 7 : Dỉỵ liãûu HZ

Ngày đăng: 01/08/2014, 16:21

HÌNH ẢNH LIÊN QUAN

Hình 5.1 thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện trong hỗnh 5.2. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.1 thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện trong hỗnh 5.2 (Trang 1)
Bảng 5.1. các bit trạng thái và việc truy nhập các thanh ghi đoạn. - Vi xử lý máy vi tính - Chương 5 ppsx
Bảng 5.1. các bit trạng thái và việc truy nhập các thanh ghi đoạn (Trang 2)
Hình 5.1. các tín hiệu của 8088 ở chế độ MIN và (MAX). - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.1. các tín hiệu của 8088 ở chế độ MIN và (MAX) (Trang 2)
Bảng 5.3. Các tín hiệu điều khiển  của 8288. - Vi xử lý máy vi tính - Chương 5 ppsx
Bảng 5.3. Các tín hiệu điều khiển của 8288 (Trang 4)
Bảng 5.2. Các chu kỳ của bus qua các tín hiệu  SS0 , IO/ M , DT/ R IO/ M DT/ R SS0 Chu kỳ điều khiển của - Vi xử lý máy vi tính - Chương 5 ppsx
Bảng 5.2. Các chu kỳ của bus qua các tín hiệu SS0 , IO/ M , DT/ R IO/ M DT/ R SS0 Chu kỳ điều khiển của (Trang 4)
Hình 5.3. Bus hệ thống có khuếch đại đệm. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.3. Bus hệ thống có khuếch đại đệm (Trang 7)
Sơ đồ chân và các tín hiệu của 8288 được thể hiện trên hình 5.7. - Vi xử lý máy vi tính - Chương 5 ppsx
Sơ đồ ch ân và các tín hiệu của 8288 được thể hiện trên hình 5.7 (Trang 8)
Hình 5.6. Mạch 8284 nối với 8088. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.6. Mạch 8284 nối với 8088 (Trang 8)
Hình 5.8. Các tín hiệu của CPU 8088 trong chu kỳ ghi đơn giản hoá. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.8. Các tín hiệu của CPU 8088 trong chu kỳ ghi đơn giản hoá (Trang 10)
Hình 5.9. Các tín hiệu của CPU 8088 trong chu kỳ đọc đơn giản hoá. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.9. Các tín hiệu của CPU 8088 trong chu kỳ đọc đơn giản hoá (Trang 11)
Hình 5.11. sơ đồ khối 1 vi mạch nhớ. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.11. sơ đồ khối 1 vi mạch nhớ (Trang 13)
Hình 5.12. Bộ nhớ EPROM 2716 (2Kx8) - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.12. Bộ nhớ EPROM 2716 (2Kx8) (Trang 14)
Hình 5.13. Bộ nhớ RAM tĩnh TMS 4016 (2Kx8). - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.13. Bộ nhớ RAM tĩnh TMS 4016 (2Kx8) (Trang 15)
Hình 5.15. Bộ nhớ RAM động TMX 4C1024 (1Mx1) - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.15. Bộ nhớ RAM động TMX 4C1024 (1Mx1) (Trang 16)
Hình 5.16. Mạch giải mã địa chỉ tổng quát. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.16. Mạch giải mã địa chỉ tổng quát (Trang 16)
Hình 5.19. sơ đồ bộ giải mã dùng 74LS138. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.19. sơ đồ bộ giải mã dùng 74LS138 (Trang 17)
Hình 5.18. sơ đồ khối của 74LS138 Giaíi - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.18. sơ đồ khối của 74LS138 Giaíi (Trang 18)
Hình 5.20. Sơ đồ bộ giải mã dùng PROM - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.20. Sơ đồ bộ giải mã dùng PROM (Trang 19)
Hình 5.21. Phối ghép EPROM 2732 - 450 ns với CPU 8088 - 5MHz. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.21. Phối ghép EPROM 2732 - 450 ns với CPU 8088 - 5MHz (Trang 20)
Hình 5.23. Sơ đồ 16KBSRAM có trang bị bộ kiểm tra parity. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.23. Sơ đồ 16KBSRAM có trang bị bộ kiểm tra parity (Trang 21)
Hình 5.25. Bộ điều khiển DRAM TMS 4500A - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.25. Bộ điều khiển DRAM TMS 4500A (Trang 23)
Hình 5.27 mô tả các xung của bộ điều khieenr khi nó hoạt động. Cần lưu ý là xung yêu cầu làm tươi có từ bên trong mạch, được tạo ra sau 61 chu kỳ đồng hồ và phải chờ cho chu kỳ bus hiện tại được hoàn tất thì mới có tác dụng. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.27 mô tả các xung của bộ điều khieenr khi nó hoạt động. Cần lưu ý là xung yêu cầu làm tươi có từ bên trong mạch, được tạo ra sau 61 chu kỳ đồng hồ và phải chờ cho chu kỳ bus hiện tại được hoàn tất thì mới có tác dụng (Trang 24)
Hình 5.27. Biểu đồ thời gian của bộ điều khiển TMS 4500A 3. Phối ghép 8088 với thiết bị ngoại vi - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.27. Biểu đồ thời gian của bộ điều khiển TMS 4500A 3. Phối ghép 8088 với thiết bị ngoại vi (Trang 25)
Hình 5.30. Các bộ giản mã với địa chỉ 00-07 cho a) cổng vào ; b) cổng ra. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.30. Các bộ giản mã với địa chỉ 00-07 cho a) cổng vào ; b) cổng ra (Trang 26)
Hình 5.32. Một mạch phối ghép ra đơn giản dùng 74LS373 - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.32. Một mạch phối ghép ra đơn giản dùng 74LS373 (Trang 27)
Hình 5.33. Một mạch phối ghép ra đơn giản dùng 74LS244 - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.33. Một mạch phối ghép ra đơn giản dùng 74LS244 (Trang 27)
Hình 5.34. Sơ đồ khối cấu trúc bên trong của 8255A - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.34. Sơ đồ khối cấu trúc bên trong của 8255A (Trang 28)
Hình 5.37. Mạch 8255A ở chế độ 1 và các tín hiệu trạng thái. - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.37. Mạch 8255A ở chế độ 1 và các tín hiệu trạng thái (Trang 29)
Hình 5.40. 8255A ở chế độ "Bus hai chiều". - Vi xử lý máy vi tính - Chương 5 ppsx
Hình 5.40. 8255A ở chế độ "Bus hai chiều" (Trang 31)
w