GIÁO TRÌNH VI XỬ LÝ 1 - CHƯƠNG 6. KHẢO SÁT CÁC IC NGOẠI VI VÀ THIẾT KẾ HỆ THỐNG VI XỬ LÝ doc

38 2.3K 11
GIÁO TRÌNH VI XỬ LÝ 1 - CHƯƠNG 6. KHẢO SÁT CÁC IC NGOẠI VI VÀ THIẾT KẾ HỆ THỐNG VI XỬ LÝ doc

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Chương 6 CÁC LINH KIỆN SỐ 1. IC chốt 2. IC giải mã 3. IC đệm 4. IC nhớ ERPOM và RAM CÁC LINH KIỆN IC NGOẠI VI 1. IC ngoại vi lập trình 8255A 2. IC ngoại vi lập trình 8279 THIẾT KẾ HỆ THỐNG VI XỬ LÝ 1. Bài thiết kế số 1 2. Bài thiết kế số 2 BÀI TẬP Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 230 Vi xử lý I. CÁC LINH KIỆN IC SỐ: 1. IC chốt: Trong hệ thống vi xử lý có đa hợp đòa chỉ và dữ liệu thì khi kết nối vi xử lý với hệ thống phải tiến hành tách riêng từng đường đòa chỉ và dữ liệu. Các IC thường được dùng để tách đòa chỉ và dữ liệu là IC chốt 8 bit 74573. Sơ đồ chân và sơ đồ kí hiệu logic như hình 6-1: Hình 6-1. Sơ đồ chân và sơ đồ logic IC chốt 74573. Bảng trạng thái hoạt động của IC chốt 74573. Bảng 6-1. Bảng trạng thái hoạt động của IC chốt 74573. Trong bảng trạng thái thì khi ngõ cho phép chốt (LE) ở mức cao (H) thì dữ liệu ngõ ra Q phụ thuộc vào dữ liệu ngõ vào D (Q = D), khi LE ở mức thấp dữ liệu tại các ngõ ra được chốt lại không phụ còn phụ thuộc dữ liệu của ngõ vào (không thay đổi) bất chấp dữ liệu ngõ vào. Khi đó ta xem dữ liệu đã được chốt lại. Chân điều khiển cho phép OE tích cực mức thấp. Khi OE ở mức cao thì 8 ngõ ra sẽ ở trạng thái tổng trở cao. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT Vi xử lý 231 2. IC giải mã Trong hệ thống vi xử lý thường kết nối với nhiều bộ nhớ và nhiều thiết bò ngoại vi khác nhau. Vì các bộ nhớ và thiết bò ngoại vi sử dụng chung bus đòa chỉ và bus dữ liệu nên phải tiến hành giải mã để phân chia các vùng nhớ khác nhau cho các bộ nhớ và các thiết bò ngoại vi sao cho một đòa chỉ tương ứng với 1 ô nhớ duy nhất. Các IC số thường được dùng để giải mã bộ nhớ trong các hệ thống vi xử lý là các cổng logic, các IC giải mã và các IC PROM hay PAL, … Trong phần này giới thiệu các IC giải mã thường sử dụng như IC 74139 giải mã 2 đường sang 4 đường và IC 74138 giải mã 3 đường sang 8 đường: Sơ đồ chân và sơ đồ kí hiệu logic như hình 6-2: Hình 6-2. Sơ đồ chân và sơ đồ logic IC giải mã 74138. Bảng trạng thái hoạt động của IC giải mã 74138. Bảng 6-2. Bảng trạng thái hoạt động của IC giải mã 74138. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 232 Vi xử lý Trong bảng trạng thái thì 3 trạng thái đầu thì IC không được phép giải mã – tất cả các ngõ ra đều ở mức H. 8 trạng thái còn lại cho phép giải mã 8 ngõ ra theo 3 ngõ vào, mỗi một trạng thái có 1 ngõ ra ở mức L. Khi cần nhiều ngõ ra thì kết nối nhiều IC giải mã 74138 ví dụ như cần giải mã 5 đường sang 32 đường thì sẽ dùng 4 IC giải mã kết nối như hình 6-3: Hình 6-3. Kết nối 4 IC giải mã 74138 để giải mã 5 đường sang 32 đường. Cùng họ với IC giải mã 74138 thì còn IC giải mã 74139 giải mã 2 đường sang 4 đường có sơ đồ chân và sơ đồ logic như hình 6-4: Hình 6-4. Sơ đồ chân và sơ đồ logic IC giải mã 74139. Trong IC giải mã 74139 có 2 mạch giải mã 2 đường sang 4 đường. Bảng trạng thái hoạt động của IC giải mã 74139. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT Vi xử lý 233 Bảng 6-3. Bảng trạng thái hoạt động của IC giải mã 74139. Ở trạng thái đầu tiên thì chân cho phép E ở mức H sẽ không cho phép giải mã, các ngõ ra ở mức H. 4 trạng thái còn lại thì cho phép giải mã, ngõ ra tích cực mức thấp. 3. IC đệm: Các IC đệm có dòng vào, dòng ra, áp vào, áp ra lớn để đệm các đường đòa chỉ và các đường dữ liệu khi vi xử lý kết nối với nhiều IC nhớ hay IC ngoại vi. Có 2 dạng IC đệm: đệm 1 chiều và đệm 2 chiều. Đệm 2 chiều thường sử dụng là IC 75245 có sơ đồ chân và sơ đồ logic như hình 6-5: Hình 6-5. Sơ đồ chân và sơ đồ logic IC đệm 74245. Bảng trạng thái hoạt động của IC đệm 74245. Bảng 6-4. Bảng trạng thái hoạt động của IC đệm 74245. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 234 Vi xử lý Trong bảng trạng thái thì 2 trạng thái đầu OE = L cho phép IC hoạt động và nếu Direction = L thì dữ liệu truyền từ bus ngõ vào B sang bus ngõ ra A, Direction = H thì dữ liệu truyền từ bus ngõ vào A sang bus ngõ ra B. Khi OE = H thì các bus ở trạng thái tổng trở cao. IC 74245 thường được dùng để đệm bus dữ liệu hi chiều của vi xử lý. Ngoài IC đệm 2 chiều còn có các IC đệm một chiều 74244 và IC đệm đảo 74240: Đệm 1 chiều thường sử dụng là IC 75244 có sơ đồ chân và sơ đồ logic như hình 6-6: Hình 6-6. Sơ đồ chân và sơ đồ logic IC đệm 74244. Trong sơ đồ logic hình 6-7 sẽ thấy rõ ràng hơn về IC đệm 74244: trong IC 74244 chia ra làm 2 khối đệm 4 bit hoạt động độc lập. Hình 6-7. Sơ logic IC đệm 74244 chia ra làm 2 khối. Bảng trạng thái hoạt động của IC đệm 74244. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT Vi xử lý 235 Bảng 6-5. Bảng trạng thái hoạt động của IC đệm 74244. Trong bảng trạng thái thì 2 trạng thái đầu OE = L cho phép IC đệm dữ liệu. Khi OE = H thì các ngõ ra ở trạng thái tổng trở cao. IC 74240 là IC đệm hoạt động giống như IC đệm 74244 nhưng ngõ ra bò đảo. 4. IC nhớ EPROM, SRAM Trong các hệ thống vi xử lý luôn sử dụng bộ nhớ ROM và bộ nhớ RAM để lưu chương trình và dữ liệu xử lý. Tuỳ thuộc vào yêu cầu mà hệ thống bộ nhớ được sử dụng nhiều hay ít. Các bộ nhớ ROM thường sử dụng là loại EPROM họ 27xxx, loại EEPROM họ 28xxx, họ 29xxx. Bộ nhớ RAM sử dụng nhiều loại và phổ biến là họ 62xx. Khảo sát EPROM họ 27xxx: bao gồm 2716 đến 27512 như hình 6-8: Hình 6-8. Sơ đồ chân IC nhớ họ 27xxx. Trong sơ đồ tổng quát hình 6-8 thì các IC 2716 và 2732 chỉ có 24 chân, các IC từ 2764 đến 27512 thì có 28 chân, để quan sát rõ hơn hãy xem hình 6-9. EPROM 2716 có dung lượng 2 Kbyte, 2732 có dung lượng 4Kbyte, 2764 có dung lượng 8Kbyte. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 236 Vi xử lý Hình 6-9. Sơ đồ chân IC2716, 2732, 2764. Tên của các chân như bảng 6-6: Bảng 6-6. Tên các chân của IC nhớ họ 27. Bảng trạng thái hoạt động của các IC nhớ 2716, 2732 và 2764: như các bảng 6-7, 6-8, 6-9. Bảng 6-7. Bảng trạng thái hoạt động của IC2716. Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT Vi xử lý 237 Bảng 6-8. Bảng trạng thái hoạt động của IC2732. Bảng 6-9. Bảng trạng thái hoạt động của IC2764. Trong bảng trạng thái liệt kê đầy đủ các trạng thái nhưng nếu sử dụng trong hệ thống giao tiếp với vi xử lý thì chỉ cần quan tâm đến các trạng thái sau: “Read”, “Standby” và “Output Disable”. Các trạng thái còn lại dành cho các nhà nghiên cứu thiết kế bộ nạp Eprom. Khi sử dụng bộ nhớ kết nối với vi xử lý thì cần phải quan tâm đến các thông số của IC nhớ cho đầy đủ trong datasheet của IC. Có rất nhiều thông số nhưng người sử dụng cần biết các thông số cơ bản đó là thời gian try xuất bộ nhớ. Hình 6-10 trình bày dạng sóng truy xuất bộ nhớ của IC nhớ 2716: Hình 6-10. Dạng sóng truy xuất bộ nhớ 2716. Phân tích dạng sóng: sau khi bộ nhớ 2716 nhận được đòa chỉ đã xác lập, tiếp theo chân điều khiển CE chuyển trạng thái từ H xuống mức L để cho phép bộ nhớ, tiếp theo chân OE chuyển trạng thái từ H xuống mức L để cho phép xuất dữ liệu. Nhìn vào dạng sóng thì ta thấy có 3 thông số: Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 238 Vi xử lý - Thông số t OE được tính từ khi chân OE xuống mức L cho đến khi dữ liệu xuất ra bus. - Thông số t CE được tính từ khi chân CE xuống mức L cho đến khi dữ liệu xuất ra bus. - Thông số t ACC được tính từ khi đòa chỉ xác lập cho đến khi dữ liệu xuất ra bus (thông số này thường được gọi là thời gian truy xuất). Cả 3 thông số được cho ở bảng 6-10. Trong bảng này liệt kê các thông số cho 2 loại bộ nhớ. Bảng 6-10. Bảng thông số thời gian hoạt động của IC2716. Khảo sát SRAM họ 62xxx: bao gồm 6264 và 62256, 62512: SRAM 6264: bộ nhớ này có dung lượng 8 kbyte có sơ đồ chân và sơ đồ logic như hình 6-11: Hình 6-11. Sơ đồ chân và sơ đồ logic IC nhớ 6264. Tên của các chân như bảng 6-11: Truong DH SPKT TP. HCM http://www.hcmute.edu.vn Thu vien DH SPKT TP. HCM - http://www.thuvienspkt.edu.vn Ban quyen © Truong DH Su pham Ky thuat TP. HCM [...]... 0000 2764 -1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF EPROM 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000 276 4-2 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF EPROM 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 276 4-3 0 1 0 1 1 1 1 1 1 1 1 1 5FFF EPROM 0 1 1 0 0 0 0 0 0 0 0 6000 276 4-4 0 1 1 1 1 1 1 HCM TP 0 t 0 hua0 0 Ky t RAM 1 0 0 0 62256 1 1 1 1B 0 1 1 0 pham 1 0 1 u r0 o n©T quye 1 an 1 0 0 H Su ng D 1 1 1 1 1 1 1 1 1 1 1 1 7FFF... 0 0 0 6000 276 4-4 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFF RAM 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000 Vi xử lý Thu vien DH SPKT TP HCM - http://www.thuvienspkt.edu.vn 263 Truong DH SPKT TP HCM Chương 6 Thiết kế hệ thống vi xử lý http://www.hcmute.edu.vn SPKT 6264 -1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFF RAM 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000 626 4-2 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 BFFF RAM 1 1 0 0 0 0 0 0... Thu vien DH SPKT TP HCM - http://www.thuvienspkt.edu.vn Vi xử lý Truong DH SPKT TP HCM Chương 6 Thiết kế hệ thống vi xử lý http://www.hcmute.edu.vn SPKT 6264 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF 8255 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 5FFF 8255 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000 2 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFF 8279 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000 3 1. .. IC nhớ 6264 khi đó bảng đồ nhớ được thiết lập lại như sau: TB NHỊ PHÂN HEX A15 A14 A13 A12 A 11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 EPROM 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 2764 -1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF EPROM 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000 276 4-2 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF EPROM 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 276 4-3 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 5FFF EPROM 0 1 1... SPKT TP HCM Chương 6 Thiết kế hệ thống vi xử lý http://www.hcmute.edu.vn SPKT Bảng 6 -1 7 Tên các chân của IC nhớ 62256 II CÁC LINH KIỆN IC NGOẠI VI : 1 IC ngoại vi lập trình 8255A: Vi xử lý không thể trực tiếp điều khiển các thiết bò dù chỉ điều khiển 1 bóng đèn Led, mọi thiết bò ngoại vi muốn giao tiếp với vi xử lý đều thông qua các IC ngoại vi Cùng với vi xử lý thì có rất nhiều IC ngoại vi có các chức... 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFF Bảng 6-2 2 Bảng đồ bộ nhớ Trong bảng đồ nhớ thì để phân biệt các IC nhớ và ngoại vi ta phải dùng 3 đường đòa chỉ A [15 :13 ] và khi đó ta chỉ cần dùng 1 IC giải mã 7 413 8 và toàn bộ khối bộ nhớ và ngoại vi được thiết kế lại như hình 6- 41: H Su ng D ruo K pham M P HC uat T y th n©T quye an B Hình 6-4 1a Sơ đồ nguyê n lý của khối bộ nhớ và IC giải mã Vi xử lý Thu vien DH... hợp phím III THIẾT KẾ HỆ THỐNG VI XỬ LÝ: Một mình vi xử lý khôn g thể hoạt động được mà phải kết hợp với bộ nhớ ROM, RAM để lưu trữ chương trình và dữ liệu, phải kết hợp với IC ngoại vi để giao tiếp xuất nhập tín hiệu điều khiển – gọi là hệ thống vi xử lý hay kit vi xử lý hay hệ thống điều khiển vi xử lý Trong phần này trình bày cách thiết kế một hệ thống điều khiển dùng vi xử lý thông qua các yêu cầu... 1 1 1 1 1 1 1 1 BFFF RAM 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C000 626 4-3 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFF RAM 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000 626 4-4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFF Bảng 6-2 4 Bảng đồ bộ nhớ Với bảng đồ nhớ này thì ta sẽ dùng 3 đường đòa chỉ A [15 :13 ] giải mã thành 8 đường điều khiển để chọn 8 chip select cho 8 IC nhớ: trong đó 4 đường đầu tiên dùng để chọn CS cho 4 Eprom, 4... 0 0 0 1 1 1 1 1 1 RAM 0 0 1 0 0 6264 0 0 1 1 1 1 0 ruo 1 ph 0 0 1 1 1 T en © 1 n qu1y 1 Ba H Su ng D 0 0 0 am K 1 A3 A2 A1M A0 P HC 0 uat T 0 0 y th 0 0000 1 1 1 1 1FFF 0 0 0 0 0 2000 1 1 1 1 1 3FFF Bảng 6-2 2 Bảng đồ bộ nhớ Trong bảng đồ nhớ bắt đầu là IC nhớ 2764 có 13 đườn g đòa chỉ A [12 :0] nên trong bảng đồ đòa chỉ của vi xử lý thì ô nhớ có đòa chỉ bắt đầu tương ứng với 13 đường đòa chỉ A [12 :0]... mã đơn giản tiết kiệm IC hơn bằng cách xem các IC ngoại vi 8255A và 8279 như là các IC nhớ có cùng dung lượng 8Kbyte như 2 bộ nhớ trong hệ thống, bảng đồ nhớ của hệ thố ng như sau: Lập bảng đồ nhớ của vi xử lý như sau: TB NHỊ PHÂN HEX A15 A14 A13 A12 A 11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 EPROM 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 2764 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF RAM 0 0 1 0 0 0 0 0 0 0 0 0 0 . HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 230 Vi xử lý I. CÁC LINH KIỆN IC SỐ: 1. IC chốt: Trong hệ thống vi xử lý có đa hợp đòa chỉ và dữ liệu thì khi kết nối vi xử lý với hệ thống. thuat TP. HCM Chương 6. Thiết kế hệ thống vi xử lý. SPKT 2 36 Vi xử lý Hình 6- 9 . Sơ đồ chân IC2 7 16 , 2732, 2 764 . Tên của các chân như bảng 6- 6 : Bảng 6- 6 . Tên các chân của IC nhớ họ 27 vi xử lý. SPKT 242 Vi xử lý Bảng 6 -1 7 . Tên các chân của IC nhớ 62 2 56. II. CÁC LINH KIỆN IC NGOẠI VI : 1. IC ngoại vi lập trình 8255A: Vi xử lý không thể trực tiếp điều khiển các thiết

Ngày đăng: 26/07/2014, 21:20

Từ khóa liên quan

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan