1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Điện tử học : Transistor trường ứng( FET) part 3 doc

6 248 2

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

regions further widen near the drain end, regions further widen near the drain end, eventually pinching off the channel. This eventually pinching off the channel. This corresponds to the corresponds to the saturation regionsaturation region Source Drain Pinched-off channel Gate n Channel p p b.Khi cho Vb.Khi cho V DSDS = h.s và V= h.s và V GSGS <0<0 • Khi V GS <0 ( V GS1 = -1V): Nối pn phân cực nghịch, vùng hiếm lớn hơn khi V GS = 0V dòng thoát I D có trị nhõ hơn và trị số điện thế nghẽn V p1 cũng nhỏ hơn V po . • Khi cho V GS càng âm ( V GS2 =-2V),vùng hiếm càng tăng ,kênh càng hẹp hơn , dòng I D càng nhõ hơn nữa và V p2 < V p1 . • Khi V GS âm đủ lớn( thí dụ V GS = - 5V) , vùng hiếm quá lớn làm kênh bị tắt, dòng I D =0, và điện thế phân cực cổng - nguồn là điện thế ngưng V GSOFF = - V po . G D S V DS V GS = 5 V p + n SCL F ro m P rin c iples o f E lectro n ic M a te ria ls and D e v ice s , S e co n d E d itio n , S .O . K a sa p (© M c G raw -H ill, 2 0 0 2 ) http ://M a te ria ls. U sa sk .C a F ig . 6.32: W h en V G S =  5 V th e d e p letio n lay ers close th e w h o le c h a n n e l from th e sta rt, at V D S = 0 . A s V D S is in crea sed th ere is a v ery sm all d rain cu rren t w hich is th e sm a ll rev erse lea k a g e cu r ren t d u e to th erm al gen e ration o f ca rriers in th e d epletio n lay ers. II. Đặc tuyến và công thức dòng thoát III. Đặc tuyến và công thức dòng thoát I DD 1.Đặc tuyến ngõ ra I D = f(V DS ) tạiV GS =h,s. Có 3 vùng: Vùng điện trở Vùng bão hoà Vùng ngưng Figure 9.41 JFET Figure 9.41 JFET characteristic curvescharacteristic curves 0 1.0 2.0 3.0 4.0 5.0 Drain-source voltage, V 6.0 7.0 8.0 9.0 10.0 0 800 u 2 m 2 m 3 m 4 m 0 V – 0.5 V – 1.0 V – 1.5 V – 2.0 V – 2.5 V V GS = –3 V . I D = f(V DS ) tạiV GS =h,s. Có 3 vùng: Vùng điện trở Vùng bão hoà Vùng ngưng Figure 9.41 JFET Figure 9.41 JFET characteristic curvescharacteristic curves 0 1.0 2.0 3. 0 4.0 5.0 Drain-source voltage,. e co n d E d itio n , S .O . K a sa p (© M c G raw -H ill, 2 0 0 2 ) http :/ /M a te ria ls. U sa sk .C a F ig . 6 .3 2: W h en V G S =  5 V th e d e p letio n lay ers close th e w h o le c h. V GSGS <0<0 • Khi V GS <0 ( V GS1 = -1V ): Nối pn phân cực nghịch, vùng hiếm lớn hơn khi V GS = 0V dòng thoát I D có trị nhõ hơn và trị số điện thế nghẽn V p1 cũng nhỏ hơn V po . • Khi

Ngày đăng: 26/07/2014, 20:20

Xem thêm: Điện tử học : Transistor trường ứng( FET) part 3 doc

TỪ KHÓA LIÊN QUAN