Đề cương kỹ thuật xung số pps

Đề cương kỹ thuật xung số - B 3 DT 1 mục lục Câu 1: các định lý cơ bản của đại số Boolean 1 Câu 2 : các công thức loogic cơ bản 2 Câu 3: đơn giản biểu thức 4 Câu 4: thiết kế mạnh logic 5 Câu 5 các mạnh mã hóa 8 Câu 6: các mạch giải mã 11 Câu 7: mạch hợp kênh và phân kênh 13 Câu 8: Các mạch số học 16 Câu 9: Các mạch Flip - Flop cơ bản 22 Câu 10: các loại mạch đếm 28 Câu 11: mạch chốt và ghi dịch 33 Câu 12: bộ biến đổi DAC 37 Câu 13: bộ biến đổi ADC 40 Câu 14: mạch tạo xung dùng 2 cổng NAND 47 Câu 15: Mạch tạo xung dùng IC 555 48 Câu 1: các định lý cơ bản của đại số Boolean + các mệnh đề cơ sở X + = 1 X . = 0 X + 1 = 1 X . 1 = X 1 + Định luật hấp thụ X + X = X X . X = X + Định luật phủ định của phủ định. XX = + Định luật kết hợp 321321 )()( XXXXXX ++=++ ) () ( 321321 XXXXXX = + định luật giao hoán. X 1 + X 2 = X 2 + X 1 X 1 . X 2 = X 2 .X 1 + Định luật phân phối 3121321 ).( XXXXXXX +=+ 3213121 .))(( XXXXXXX +=++ +Định luật DEMORGAN 2121 XXXX += 2121 .XXXX =+ Câu 2 : các công thức loogic cơ bản + phép cộng logic - hàm hoặc (OR) Y = X 1 + X 2 + Phép nhân logic - hàm và (AND) Y = X 1 . X 2 2 +Phép phủ định - hàm đảo ( NOT) Y = + Hàm không hoặc ( NOR) 21 XXY += + Hàm không và ( NAND) 21 .XXY = + Hàm hoặc tuyệt đối 2 đầu vào Y = X 1 . 2 + 1 .X 2 Được viết lại là: y = X 1 X 2 +Hàm không hoặc tuyệt đối (xnor) 21 XXY ⊕= 3 Câu 3: đơn giản biểu thức * trường hợp xây dựng hàm logic theo phương pháp giải tích: - ta áp dụng các định luật của đại số logic để đơn giản hàm logic sao cho hàm cuối cùng là tối giản, thực hiện hàm cần ít phần tử logic cơ bản nhất *trường hợp xây dựng hàm logic từ bảng karnaugh - ta hãy ghép các minterm ứng với f 1 = 1 (các ô có số 1) ở các ô kề nhau theo hàng ngang hoặc hàng dọc và ghép các ô bằng 1 nằm đối diện nhau trong bảng như các đường khoanh vòng tròn trong hình 1. các minterm được ghép như vậy nhất định sẽ có thừa số chung và sẽ đơn giản được 1 biến bù nhau. F = B + A F = + C + A + A B C hình a, hình b, F= +BD+ACD+AC F =AB+A+CD+C+AC hình C, hình d, - hinh b ta có: F = + C + A + A B C ghép 2 minterm kề nhau F = ( +C) +C + A +ABC vì +C =1 F = + A + ABC 4 Để đơn giản 2 ô đối diện, ở đây ta viết thêm số hạng và hàm F vẫn không thay đổi ( vì + )= ta có: F = + A B C + A + ghép 2 số hạng cuối: F = +A B C + ( A + ) cuối cùng: F = + A B C + - Hình d ta có: Hàm F có số hạng C cộng thêm C vẫn không đổi: F = AB + A + CD + C + C F = A (B+ ) + C (D+) + C (A +) F = A + C + C Câu 4: thiết kế mạnh logic - để thiêt kế các logic tổ hợp ta thực hiện các bước sau: +, B 1 : từ yêu cầu chức năng ta lập bảng chân lý của hàm logic. +. b2 : từ bảng chân lý ta suy ra các phương trình logic bằng phương pháp minton hoặc matrix +, b3 tối giảm hàm logic có thể. +, b4 từ hàm logic ta có thể thiết kế được mạch logic bằng phần tử logic cơ bản 1 ví dụ 1 : xây dựng mạch so sánh 2 số A B : A = B Thì C = 1, A ≠ B thì C = 0 ta có bảng chân lý như hình dưới : A B C 0 1 0 1 0 0 1 1 1 0 0 1 - từ bảng chân lý ta tìm được phương trình logic như sau: C = + AB Ở đây ta dùng phương pháp giải tích: lấy tổng các minterm ứng với C = 1 sơ đồ logic như sau: - Thông thường ngày nay người ta hay dùng các bộ tổng hoặc bộ so sánh để thiết kế các cổng logic + Bộ tổng: - bộ tổng bán phần ( half adder) - bộ tổng toàn phần ( full adder : FA) 5 - mch hiu bỏn phn ( half Subtractor) - mch hiu ton phõn + B so sanh: b so sỏnh l mch in thc hi chc nng logic xỏc nh trong 2 s, s no ln hn - b so sỏnh 1 bit -b so sỏnh ln hn - nh hn 4 bit 2.Ví dụ 2: Trong nhà có 3 công tắc điện A,B,C chủ nhà muốn: + Đèn L sáng khi 3 công tắc A,B,C đều mở; + Đèn L sáng khi Avà B đóng còn C hở. Hãy dùng các cổng NAND để thiết kế mạch điện thjeo yêu cầu trên. Giải: Gọi các trạng thái đóng của các công tắc là 1, hở là 0 ; Trạng thái sáng của bóng đèn là 1, tắt của bóng đèn là 0. Vậy ta có ta có hệ thức boole nh sau: Y = A.B.C + A.B.C Lập bảng sự thật: vì hàm logic có 3 biến số nên có 8 tổ hợp các biến số ( 2 3 =8) ta có bảng sự thật nh sau: Biến đổi hệ thức boole: Y = A.B.C + A.B.C = C.A.B + A.B.C (Biến thành tích vì mạch NAND là 1 mạch phủ định tích). = A.B.C . A.B.C Dựa vào biểu thức boole ta có mạch sau: 6 công tắc đè n A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A B C A B C A.B.C A.B.C Y 3. Ví dụ 3: Cho hệ thức boole sau: Y = A . B . C + A . B . C + A . B . C. Hãy thiết lập mạch điện và bảng chân lí để thực hiện hàm sau: Giải: Ta có bảng chân lí nh sau: Từ A . B . C + A . B . C + A . B . C ta vẽ mạch điện nh sau: 4. Ví dụ 4: Cho hệ thức boole, hãy vẽ mạch điện và bảng chân lí. Y = A . B . C + A . B . C 5 Ví dụ 5: Cho mạch điện sau, hãy thành lập bảng chân lý và hệ thức boole? Từ mạch điện ta có: Y = A . B + A.C ta có bảng chân lý sau: 7 A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 A B C Y ABC ABC ABC A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A B Y C 5V 5V 5V 5V 5V 5V A B C A a.b Y A B C Y 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 A.B 6. Ví dụ 6: - Một tổ hợp số nhị phân gồm 4 bít sẽ có 16 trạng thái của tổ hợp biến, hãy xây dựng một mạch điện để xác định các con số từ 0000 đến 1001 là mã số BCD - còn các con số khác không phải là mã BCD. Ta qui ớc nếu tổ hợp là mã BCD thì hàm nhận giá trị 0 - đầu ra có mức thấp, còn tổ hợp không phải là mã BCD hàm nhận giá trị 1 - đầu ra có mức cao, ta có bảng chân lý nh sau: Từ bảng chân lý ta có hệ thức boole nh sau: Y = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D = A.B.C (D + D) + A.B.C (D + D) + A.B.C(D + D) + A.B.C (D + D) + A.B.C(D + D) = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C = A.B.(C + C) + A.B (C + C ) + A.B.C = A.B + A.B + A.B.C = A(B + B) + A.B.C = A + A.B.C Từ hệ thức boole ta có mạch điện nh sau: A B C Y Cõu 5 cỏc mnh mó húa * chuyn t mó thp phõn sang mó BCD (Encoder) 8 A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 - thiết bị có 10 lối vào L 0 ÷ L 9 ứng với các số từ 0 ÷ 9 của hệ 10 và lối ra A,,B,C,D ứng với 1 từ nhị phân 4 bít. Sơ đồ khối như hình sau: Hình 1: Sơ đồ khối mạch chuyển mã Ta có bảng chuyển đổi mã như bảng 2. khi ấn phím thập phân L x tức là đưa nó lên mức 1 thì lối ra BCD hiện lên từ nhị phân biểu diễn số L x đó. Số Thập phân Lối vào thập phân BCD L 0 L 1 L 2 L 3 L 4 L 5 L 6 L 7 L 8 L 9 D C B A 0 1 2 3 4 5 6 7 8 9 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 Bảng 2 bảng chuyển mã từ mã 10 sang mã BCD - từ bảng chân lý ta tìm hàm lối ra bằng cách lấy tổng các minterm: A = L 1 + L 3 + L 5 + L 7 + L 9 9 B = L 2 + L 3 + L 6 + L 7 C = L 4 + L 5 + L 6 +L 7 D = L 8 + L 9 - Từ đây có thể dùng mạch HOẶC (OR) nhiều lối vào để xây dựng mạch. Sơ đồ mạch mã hóa xây dựng được như hình sau: * chuyển từ mã nhị phân sang mã Gray. - mã nhị phân đưa vào lối vào A 0 ,A 1 ,A 2 ,A 3 lối ra nhận được mã Gray G 0 .G 1, G 2, G 3 . sơ đồ khối như hình sau Bảng chân lý như hình dưới đây: Số thập phân Mã nhị phân Mã Gray A 3 A 2 A 1 A 0 G 0 G 1 G 2 G 3 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 10 [...]... Flip - Flop đều đợc đa lên mức cao J = K =1, xung Ck đợc đa tới Flip - Flop A kích ở cạnh xuống, ngã ra Q của Flip - Flop A đợc đa làm xung Ck kế tiếp cho Flip - Flop tiếp theo Mh vậy mạch đếm từ 0000 đến 1111 và sau 16 xung Ck mạch tự động đếm từ số đếm đầu tiên * Giản đồ thời gian sau: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Ck QA QB QC * Hoạt động đợc diễn tả bằng bảng trạng thái: QD Số xung vào(CK)... tớ giao hoán khi xung đồng hồ từ mức cao xuống thấp để truyền dữ kiện đến ngõ ra Q sau cùng Nh vậy QA đổi trạng thái ở cạnh sau của xung vào nên tần số bằng phần nửa tần số CK Dạng sóng của QA tác động nh CK đối với FFB tần số của Q B = 1/2QA.Tơng tự ta có QC = 1/2 QB , QD = 1/2 QC Nh vậy các FF đã hoạt động ở dạng chia tần, mỗi tầng chia đôi tần số, nh vậy sau 4 tầng dạng sóng của xung vào đợc chia... thái ở cạnh xuống của xung CK, ngõ ra Cl của các FF khác chỉ đổi trạng thái ở cạnh lên của ở Q A (tức cạnh xuống của QNA ), mà đồQ Athị thời gian đã chỉ ra Giản đồ thời gian QNA QB QNB QC QNC QD 30 -Ban đầu ta thực hiện xung clear sau đó mạch đếm từ 1111 đến 0000 tơng ứng với số 1510ữ 010 Thể hiện mạch đếm bằng bảng trạng thái sau đây: Số Trạng thái ra ngay sau khi có xung Số thập xung phân tơng vào... là tầng tớ (slaver) + Khi xung CK lên cao tầng chủ giao hoán và chuyển trạng thái logic ở ngõ vào RS đến ngõ ra Qm, trong lúc đó đối với tầng tớ xung CK đang ở mức thấp nên tầng tớ ngng làm cho trạng thái ra ban đầu của tầng tớ không thay đổi trong suốt thời gian có xung CK Trong thời gian có xung CK trạng thái ngõ vào RS phải đợc giữ cố định nh trớc khi có xung CK + Khi xung CK xuống thấp tầng chủ... R R nS CK A B C S J Q CP K QN R TD D S J Q CP K QN R 31 - Các ngõ JK của các Flip - Flop đợc nối sao cho chúng sẽ chuyển trạng thái khi J = K =1 và có cạnh xung tác động * Hoạt động: - Bảng trạng thái: Số xung Trạng thái ra ngay sau khi có xung Số thập phân vào(CK) tơng ứng QD QC QB QA Xoá 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1... Q Q N A A 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 1 6 Q B Q N B Q C Q N -Ban đầu ta thực hiện xung clear sau đó mạch đếm từ 1111 đến 0000 tơng ứng với C số 15 ữ 0 Q 10 10 - Thể hiện mạch đếm bằng bảng trạng thái sau đây: D Số Trạng thái ra ngay sau khi có xung Số thập xung phân tơng QD QC QB QA vào CK ứng Xoá 0 0 0 0 0 1 1 1 1 1 15 2 1 1 1 0 14 3 1 1 0 1 13 4 1 1 0 0 12 5 1 0 1 1 11 6 1 0 1 0 10 7 1 0 0 1 9... đồng bộ và đếm không đồng bộ: + Ngã vào xung Ck của tất cả các Flip - Flop đợc nối với nhau sao xung Ck đợc cung cấp đồng thời tới mỗi Flip - Flop + Chỉ có Flip - Flop A có ngã vào JK ở mức cao, các ngã vào JK của Flip - Flop còn lại đợc hoạt động bởi sự kiên kết của các ngã ra Flip - Flop trớc nó -Và mỗi 1 FF khi lật trạng thái đều có sự trì hoãn :Delay nh sau đây: xung vào (CK) TdA nS TdB nS QD QC QB... QC = 1/2 QB , QD = 1/2 QC Nh vậy các FF đã hoạt động ở dạng chia tần, mỗi tầng chia đôi tần số, nh vậy sau 4 tầng dạng sóng của xung vào đợc chia 24 = 16 và trong kỹ thuật nhị phân thì hệ thống chia đôi tần số liên tiếp lại là sự đếm tần số Với mạch trên thì QA là bít có nghĩa nhỏ nhất ( LSB) QD là bít có nghĩa lớn nhất ( MSB) b Mạch đếm xuống không đồng bộ Modul 16 (Down counter circuit) -Mạch ở... khi xung đồng hồ chuyển từ 0 1 và từ 1 0 Khi sự thay đổi đầu ra ứng với xung đồng hồ chuyển từ 0-1 gọi là chuyển tiếp dơng (cạnh dơng) "" (PGT) còn 1 0 gọi là chuyển tiếp âm (cạnh âm) "" (NGT) Cõu 10: cỏc loi mch m 1 Phân loại: Theo cách ghép Flip - Flop căn cứ vào sự khác biệt hệ số đếm của bộ đếm Mạch đếm hệ nhị phân Mạch đếm thập phân Mạch đếm Mod M Theo chức năng căn cứ vào sự tác động xung. .. tiờn dựng xung = 0 xúa, li ra Q 1Q2 Q3 Q4 = 0000 Cỏc s liu cn a vo li vo D1 D2 D3 D4 Khi cú xung CK tỏc dng, d liu c np vo b nh song song v cho li ra // Q 1Q2 Q3 Q4 = D1 D2 D3 D4 mi li ra Q c a vo 1 li vo ca cỏc ca V mun cho d liu thng li ra tỡ li vo iu khin ra phi bng 1 nu cha mun cho d liu ra li ra thỡ iu khin ra = 0 +mch ghi dch ni tip a Mạch điện: 35 Trong đó: Ck là xung nhịp Cl là xung xoá . Đề cương kỹ thuật xung số - B 3 DT 1 mục lục Câu 1: các định lý cơ bản của đại số Boolean 1 Câu 2 : các công thức loogic cơ bản 2 Câu 3:. dụ 6: - Một tổ hợp số nhị phân gồm 4 bít sẽ có 16 trạng thái của tổ hợp biến, hãy xây dựng một mạch điện để xác định các con số từ 0000 đến 1001 là mã số BCD - còn các con số khác không phải. hai số nhị phân 1 bit mà không thực hiện cộng hai số nhị phân nhiều bit. * Bộ tổng (Bộ cộng toàn phần FA: Full Adder) Sơ đồ khối: Trong đó: - C n-1: Số nhớ của lần cộng trước đó - C n : Số