Mạch logic tổ hợp - Phần 3 potx

1.3 THIẾT KẾ MẠCH TỔ HỢP. • Thiết kế mạch tổ hợp là xây dựng sơ đồ mạch logic thực hiện chức năng của hàm logic cho trước trên cơ sở những phần tử logic cơ bản. 1.3.1 Các bước thiết kế mạch tổ hợp: Tối thiểu hóa hàm logic đã cho; Biến đổi hàm logic đã tối thiểu hóa về dạng dễ dàng thực hiện bằng các phần tử logic cơ bản cho trước; Vẽ sơ đồ nguyên lý mạch tổ hợp. VD: thiết kế mạch logic tổ hợp dùng các phần tử NAND cho hàm sau: f = Σ 2,4,5,7,8,13 N = 0,1,6,9,10,15 xx110 x111 x11101 1xx00 10110100 ab cd dcbadbdcbadbf =++= b f d a b c d * Chú ý: - Nếu tối thiểu hóa bằng PP Quine Mc Cluskey, tùy việc lựa chọn các tích cực tiểu mà ta có các dạng biểu diễn khác nhau của hàm tối thiểu hóa, tuy nhiên, các đỉnh 1 và các đỉnh 0 không thay đổi. - Nếu tối thiểu hóa bằng PP bảng Karnaugh, tùy cách dán các đỉnh 1 và các đỉnh không xác định, ta có các dạng biểu diễn khác nhau của hàm tối thiểu hóa, tuy nhiên, các đỉnh 1 và các đỉnh 0 không thay đổi. 1.3.2 Thiết kế mạch tổ hợp 2 tầng và nhiều tầng. Tầng một là AND, tầng hai là AND. Hàm logic là một hội (tích) n biến: f = x 1 x 2 x n Số đầu vào của một phần tử AND là m; n > m f f Tầng một là AND, tầng hai là OR. Hàm logic được viết ở dạng CTT: VD: dcbadbf ++= f b d a b c d Tầng một là AND, tầng hai là NAND. Hàm logic là phủ định của một hội n biến. Số đầu vào của phần tử NAND là m; n > m n xxxf 21 = f Tầng một là AND, tầng hai là NOR. Hàm logic được viết ở dạng CTH, phủ định hai lần và áp dụng qui tắc De Moorgan hai lần: dcbabddcbadb dcbadbdcbadbf ++=+++++= +++=+++= )()()( ))()(())()(( f b d a b c d Tầng một là OR, tầng hai là AND. Hàm logic được viết ở dạng CTH: ))()(( dcbadbf +++= f b d a b c d Tầng một là OR, tầng hai là OR. Hàm logic là một tuyển n biến f = x 1 +x 2 + +x n . Số đầu vào của phần tử OR là m; n > m f Tầng một là OR, tầng hai là NOR. Hàm logic là phủ định của một tuyển n biến. Số đầu vào của phần tử NOR là m; n > m f [...]... nh 2 l n, DM 1 l n 1 .3. 3 Thi t k h các hàm logic Thi t k riêng t ng hàm: như trình bày nh ng m c trên S d ng nh ng ph n chung c a các hàm cho phép gi m ph c t p c a sơ c h - L p b ng Karnaugh cho t ng hàm, ánh d u các nh 1 c a chúng; - Khoanh các nh 1 chung c a t 2 hàm tr lên; - Th c hi n dán các nh 1 riêng, r i dán các nh 1 chung c a các hàm theo cách gi ng nhau • VD: Thi t k h 3 hàm f, g, h ph thu... ac d h = abc + bcd + bcd + a.bc 30 u vào, 10 AND, 3 OR a ab bc c d d f g h Thi t k s d ng các ph n chung: f g ab cd 00 01 00 11 10 ab cd 00 00 (1) (1) 11 1 (1) 01 01 h ab cd 00 01 00 11 10 10 (1) (1) (1) (1) 11 (1) 01 10 11 (1) 10 (1) (1) (1) 11 (1) 10 01 (1) 1 1 f = (12) + (4) + ( 13) + bcd g = ac d + (5) + bcd + a.bc h = (4) + (5) + ( 13) + bcd + a.bc 25 u vào, 7 AND, 3 OR a ab bc c d d f g h ... b.d + a.b + cd = b.d a.b.c.d b d a b c d f T ng m t là NAND, t ng hai là NOR Hàm logic là m t h i n bi n S u vào c a ph n t NOR là m n > m Vi t hàm d ng tích c a các h i, ph nh hai l n và áp d ng qui t c De Moorgan f = b.d a.b.c.d = (b.d ).(a.b).(c.d ) b d a b c d = b.d + a.b + c.d f T ng m t là NOR, t ng hai là AND Hàm logic là m t h i n bi n S u vào c a ph n t AND là m n > m Vi t hàm d ng tích c a... (b.d ).(a.b).(c.d ) = b = (b + d ).(a + b).(c + d ) d a b c d f T ng m t là NOR, t ng hai là OR Hàm logic ư c vi t d ng CTT, ph nh hai l n t ng h i và áp d ng qui t c De Moorgan: f = b.d + a.b + c.d = b.d + a.b + c.d = b = (b + d ) + (a + b) + (c + d ) d a b c d f T ng m t là NOR, t ng hai là NAND Hàm logic là m t tuy n n bi n S u vào c a ph n t NAND là m n > m Vi t hàm d ng t ng c a các tuy n, ph nh...T ng m t là OR, t ng hai là NAND Hàm logic ư c vi t d ng CTT, ph nh hai l n và áp d ng qui t c De Moorgan hai l n: f = b.d + a.b + c.d = b.d + a.b + cd = b.d a.b.c.d = (b + d )(a + b)(c + d ) b d a b c d f T ng m t là NAND, t ng hai là AND Hàm logic ư c vi t d ng CTH, ph nh hai l n t ng tuy n và áp d ng qui t c De Moorgan: f = (b + d )(a +... = bd ab.c d b d a b c d f T ng m t là NAND, t ng hai là OR Hàm logic là m t tuy n n bi n S u vào c a ph n t OR là m n > m Vi t hàm d ng t ng c a các tuy n, m i tuy n ph nh hai l n và áp d ng qui t c De Moorgan f = b + d + a + b + c + d = (b + d ) + (a + b) + (c + d ) = = bd + ab + c d b d a b c d f T ng m t là NAND, t ng hai là NAND Hàm logic ư c vi t d ng CTT, ph nh hai l n và áp d ng qui t c De Moorgan... ng c a các tuy n, ph nh hai l n và áp d ng qui t c De Moorgan f = b + d + a + b + c + d = (b + d ) + (a + b) + (c + d ) = = (b + d ).(a + b).(c + d ) b d a b c d f T ng m t là NOR, t ng hai là NOR Hàm logic ư c vi t d ng CTH, ph nh hai l n và áp d ng qui t c De Moorgan m t l n: f = (b + d )(a + b)(c + d ) = (b + d )(a + b)(c + d ) = (b + d ) + (a + b) + (c + d ) b d a b c d f B ng tóm t t thi t k m . 1 .3 THIẾT KẾ MẠCH TỔ HỢP. • Thiết kế mạch tổ hợp là xây dựng sơ đồ mạch logic thực hiện chức năng của hàm logic cho trước trên cơ sở những phần tử logic cơ bản. 1 .3. 1 Các bước thiết kế mạch tổ. hợp: Tối thiểu hóa hàm logic đã cho; Biến đổi hàm logic đã tối thiểu hóa về dạng dễ dàng thực hiện bằng các phần tử logic cơ bản cho trước; Vẽ sơ đồ nguyên lý mạch tổ hợp. VD: thiết kế mạch. thiết kế mạch logic tổ hợp dùng các phần tử NAND cho hàm sau: f = Σ 2,4,5,7,8, 13 N = 0,1,6,9,10,15 xx110 x111 x11101 1xx00 10110100 ab cd dcbadbdcbadbf =++= b f d a b c d * Chú ý: - Nếu tối thiểu