Chương 3: Mạch logic tổ hợp pot

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 1 Chương 3: Mạch logic tổ hợp I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic tổ hợp II. Bộ mã hóa III. Bộ giải mã IV. Bộ so sánh V. Bộ cộng VI. Bộ chọn kênh VII.Bộ nhớ Rom 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 2 I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic tổ hợp 1. Đặc điểm cơ bản – Tín hiệu đầu ra của mạch tại thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp giá trị tín hiệu vào ở thời điểm đó – Mạch logic tổ hợp được xây dựng từ các mạch điện cổng logic M¹ch logic tæ hîp 2 x x 1 x n 1 z z 2 z m 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 3 • Phương pháp biểu diễn – Hàm số logic – Bảng chân lí – Sơ đồ logic – Bảng Các-nô – Đồ thị dạng sóng theo thời gian 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 4 2. Phương pháp thiết kế mạch logic tổ hợp Phân tích yêu cầu Lập bảng chân lí Tối thiểu hóa Vẽ sơ đồ logic Xác định các biến vào ra và quan hệ giữa chúng Dùng 0,1 để mô tả giá trị biến đầu ra theo biến vào Đơn giản hóa biểu thức logic dùng bìa Các-nô hoặc biến đổi Mô tả biểu thức tối giản bằng các cổng logic 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 5 II. Bộ mã hóa 1. Bộ mã hóa nhị phân 2. Bộ mã hóa nhị-thập phân 3. Bộ mã hóa ưu tiên 4. Một số mã thông dụng 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 6 Khái niệm • Mã hoá là việc sử dụng kí hiệu để biểu thị một đối tượng xác định hoặc một tín hiệu xác định nào đó • Bộ mã hoá là mạch điện thực hiện thao tác mã hoá 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 7 1. Bộ mã hóa nhị phân • Bộ mã hoá nhị phân là mạch điện dùng n bit để mã hoá tín hiệu. • Thiết kế bộ mã hóa nhị phân 3 bit (n=3) - Tại mỗi thời điểm chỉ có một đầu vào tích cực - Giá trị tổ hợp bít nhị phân đầu ra (CBA) cho biết số thứ tự đầu vào tích cực VD: y 2 tích cực =>CBA=(010) 2 =2 ,y 5 tích cực => CBA=(101) 2 =5 n 2N  A B C 7 y 0 y y 1 m· ho¸ Bé cÇn kÝ hiÖu C¸c m· ho¸ C¸c bit nhÞ ph©n m· -Inputs: 8 -Outputs: 3 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 8 1. Bộ mã hóa nhị phân C B A y 67 y 5 y 4 y 3 y 2 y 1 y y 7 6 y y 4 5 y y 2 3 y 1 y ABC 0 y 0 1 0 1 0 1 0 11 1 0 0 1 1 0 00 0 0 0 1 1 1 1 BiÕn vµo BiÕn ra y 1 y 2 y 3 y 4 y 5 y 6 y 7 b) a) 7 6 5 4 yyyyC  7 632 yyyyB  75 31 yyyyA  9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 9 2. Bộ mã hóa nhi-thập phân (Decimal-to-BCD Encoder) -Inputs: 10 -Outputs: 4 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 10 2. Bộ mã hóa nhi-thập phân BCD 0 y 0 0 1 1 0 0 1 11 1 1 1 0 0 0 00 0 0 0 0 0 0 0 BiÕn vµo BiÕn ra y 1 y 2 y 3 y 4 y 5 y 6 y 7 1 0 1 0 1 0 1 0 A 0 1 9 y 8 y 1 1 0 0 0 0 a) (0) (1) (2) (3) (4) (5) (6) (7) (8) (9) b) y 1 y 3 2 y y 5 4 y y 6 7 y y 1 y 2 y 3 y 4 y 5 y 7 6 y ABC 8 y y 9 8 y 9 y D [...]... 3:0 9 PM Chương 4 Mạch logic tổ hợp 12 3.Bộ mã hóa ưu tiên 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 13 Ví dụ Keyboard Encoder 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 14 4 Một số mã thông dụng Hình 4.9 Bảng các loại mã nhị- thập phân thông dụng 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 15 4 Một số mã thông dụng Hình 4.10 Bảng mã Gray 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 16 Bảng mã ASCII... 4 Mạch logic tổ hợp 22 Ví dụ A simplified computer 1/0 port system with a port address decoder with only four address lines shown 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 23 2.Bộ giải mã nhị – thập phân (BCD-to-Decimal Decoder) -Đầu ra tích cực ở mức 0 - Inputs: 4 - Outpus: 10 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 24 2.Bộ giải mã nhị – thập phân 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp. .. 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 19 1 Bộ giải mã nhị phân • Xét bộ giải mã nhị phân n=3 bít – Inputs(3): C,B,A – Outputs(8): y0,y1,y2,y3,y4,y5,y6,y7 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 20 1 Bộ giải mã nhị phân C.B.A y4 C.B.A y1 C.B.A y5 C.B.A y2 C.B.A y6 C.B.A y3 C.B.A y7 C.B.A y0 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 21 1 Bộ giải mã nhị phân CS1, CS2: Enable 9/12/2010 3:0 9 PM Chương. .. 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp k)y 0 D.C.B.A 26 2.Bộ giải mã nhị – thập phân (bộ giảI mã BCD) 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 27 3 Bộ giải mã hiển thị ký tự a.LED 7 thanh b.Thiết kế bộ giải mã cho LED 7 thanh c.Phần mềm mô phỏng Proteus 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 28 Hiển thị ký tự số và chữ trong kĩ thuật • LED 7 thanh LCD • LED ma trận 9/12/2010 3:0 9 PM Chương. .. nguồn - a,b,c,d,e,f,g sáng khi được cấp 5v 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 31 b Thiết kế bộ giải mã cho LED 7 thanh Bước 1: Phân tích yêu cầu BCD 0-9 9/12/2010 3:0 9 PM BCD-to-7 -SemgentEncoder LED-7-Segment Chương 4 Mạch logic tổ hợp 32 • Đầu vào (4): A, B, C, D • Đầu ra (7) : a, b, c, d, e, f, g 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 33 Bước 2: Lập bảng chân lí (LED kiểu Anode chung)... Bảng mã Gray 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 16 Bảng mã ASCII tiêu chuẩn 9/12/2010 3:0 9 PM H×nh 4.11 B¶ng m· ASCII tiªu chuÈn Chương 4 Mạch logic tổ hợp 17 III Bộ giải mã 1 Bộ giải mã nhị phân 2 Bộ giải mã nhị - thập phân (BCD) 3 Bộ giải mã hiển thị ký tự 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 18 Khái niệm • “A decoder is a digital circuit that detects the presence of a specified combination... x x x X 10 … … XX x x x x x … 1 1 X x x x x x x 15 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 35 Bước 3: Tối giản hóa biểu thức logic - Hàm logic biểu diễn thanh a (dùng bảng Các-nô) DC 00 V 01 BA Xa 00 0 01 1 11 0 10 Do Xa=B 0 V =D 1 0 0 T =CA 0 T 11 10 9/12/2010 3:0 9 PM x x x X 0 0 X Do= x Chương 4 Mạch logic tổ hợp 36 ... trong kĩ thuật • LED 7 thanh LCD • LED ma trận 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 29 a LED 7 thanh LED: Light-Emitting Diode - Dùng để hiển thị kí tự là 10 chữ số hệ thập phân từ số 0 đến số 9 - Mỗi thanh là một Đi-ốt bán dẫn có khả năng phát sáng khi có dòng điện thuận chảy qua 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 30 Cấu tạo LED 7 thanh •Anode chung - A nối với (+) nguồn - a,b,c,d,e,f,g... 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 34 D C B A abcdef gS ố 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 0 1 0 2 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 4 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 6 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 8 1 0 … … 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 1 0 3 0 1 0 0 1 0 0 5 0 0 0 1 1 1 1 7 0 0 0 0 1 0 0 9 1 0 X x x x x x X 10 … … XX x x x x x … 1 1 X x x x x x x 15 9/12/2010 3:0 9 PM Chương 4 Mạch. .. 9/12/2010 3:0 9 PM Chương 4 Mạch logic tổ hợp 11 3.Bộ mã hóa ưu tiên • Các bộ mã hoá vừa xét , tại mỗi thời điểm chỉ có một biến vào duy nhất ở trạng thái tích cực • Nhiều khi, cùng một lúc có thể có từ 2 biến vào trở lên ở trạng thái tích cực; =>Nên cần thiết phải có ưu tiên khi mã hoá Biến vào nào có mức ưu tiên cao hơn được mã hoá trước Bộ mã hoá như vậy được gọi là bộ mã hoá ưu tiên 9/12/2010 3:0 9 PM Chương . tiên 9/12/2010 3:0 9 PM Chương 4. Mạch logic tổ hợp 13 3.Bộ mã hóa ưu tiên 9/12/2010 3:0 9 PM Chương 4. Mạch logic tổ hợp 14 Ví dụ Keyboard Encoder 9/12/2010 3:0 9 PM Chương 4. Mạch logic tổ hợp 15 4 9/12/2010 3:0 9 PM Chương 4. Mạch logic tổ hợp 1 Chương 3: Mạch logic tổ hợp I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic tổ hợp II. Bộ mã hóa III. Bộ giải mã IV đó – Mạch logic tổ hợp được xây dựng từ các mạch điện cổng logic M¹ch logic tæ hîp 2 x x 1 x n 1 z z 2 z m 9/12/2010 3:0 9 PM Chương 4. Mạch logic tổ hợp 3 • Phương pháp biểu diễn – Hàm số logic –