Mạch logic tổ hợp - Phần 4 pdf

1.4 MỘT SỐ MẠCH TỔ HỢP THƯỜNG GẶP. (Combinational Circuits) 1.4.1 CÁC BỘ CỘNG NHỊ PHÂN 1 BIT • Bộ cộng 1 bit thực hiện cộng 2 biến nhị phân a i và b i đồng thời với biến nhớ c i-1 (nhớ từ phép cộng các bit có trọng số nhỏ hơn a i-1 và b i-1 ); đầu ra cho kết quả là bit tổng S i và bit nhớ c i . Bảng chân lý: 11111 10011 10101 01001 10110 01010 01100 00000 c i S i a i b i c i-1 Đầu raĐầu vào iiii abcS ⊕ ⊕ = −1 111 1 c i c i-1 b i a i 00 01 11 10 0 1 c i = b i a i + c i-1 b i +c i-1 a i a i b i c i-1 S i c i • Bộ bán tổng (Half-adder). Bảng chân lý: 1011 0101 0110 0000 c i S i a i b i iii abS ⊕ = c i = b i a i a i S i c i b i HA S i c i a i b i Ký hiệu: • Bộ cộng 1 bit đầy đủ (Full-adder) từ 2 bộ bán tổng. HA S i ' c i ' a i b i HA S i c i " a i ' b i ' c i c i-1 FA a i b i c i-1 S i c i Ký hiệu: Phân tích mạch: 11 ''' −− ⊕⊕=⊕=⊕= iiiiiiii cbacSbaS 11 1111 1111 11 1 ''''" )( )( )()( −− −−−− −−−− −− − ++= =++=++= =++=++= =++=+⊕= =+=+=+= iiiiii iiiiiiiiiiii iiiiiiiiiiiiii iiiiiiiiiiii iiiiiiiiiii cbcaba cabcacbabaca bcacbabacbacba bacbababacba bacSbabaccc 1.4.2 CÁC BỘ CỘNG NHỊ PHÂN n BIT • Bộ cộng n bit chuyển nhớ tuần tự. - T/h nhớ c 1 bị giữ chậm tối thiểu là 2t 0 , với t 0 là thời gian giữ chậm trung bình của 1 cổng logic. - T/h nhớ c n bị giữ chậm 2nt 0 . FA a 1 b 1 c 0 S 1 c 1 FA a 2 b 2 c 1 S 2 c 2 FA a n b n c n-1 S n c n • Bộ cộng n bit chuyển nhớ nhanh (Fast Carry, Carry Look Ahead). Xét bộ cộng 1 bit FA, ta có: 1− ⊕ ⊕ = iiii cbaS iiiiii bacbac + ⊕ = −1 )( Đặt: iii pba = ⊕ )( iii gba = Ta có: 1− ⊕ = iii cpS iiii gcpc + = −1 Triển khai các bit nhớ: 1011 gcpc + = 212012210122122 )( ggpcppggcppgcpc + + = + + = + = 32312301233 ggpgppcpppc + + + = 4342341234012344 ggpgppgpppcppppc + + + + = Sơ đồ bộ cộng 4 bit chuyển nhớ nhanh: a 1 p 1 g 1 b 1 a 2 p 2 g 2 b 2 a 3 p 3 g 3 b 3 a 4 p 4 g 4 b 4 c 1 c 0 c 0 p 1 g 1 c 2 c 3 c 4 p 1 p 2 p 3 p 4 c 0 S 1 S 2 S 3 S 4 p 1 p 2 p 2 g 1 g 2 p 1 p 2 p 3 p 2 p 3 g 1 p 3 g 2 g 3 p 1 p 2 p 3 p 4 p 2 p 3 p 4 g 1 p 3 p 4 g 2 g 3 p 4 g 4 1.4.3 CÁC BỘ TRỪ NHỊ PHÂN 1 BIT • Bộ trừ 1 bit đầy đủ (FS-Full Subtractor) thực hiện phép tính: b i - (a i +c i-1 ), đầu ra là bit hiệu H i và bit nhớ c i sang cột có trọng số lớn hơn tiếp theo. Bảng chân lý: 11111 00011 00101 01001 10110 11010 11100 00000 c i H i c i-1 a i b i Đầu raĐầu vào iiii abcH ⊕ ⊕ = −1 111 1 c i c i-1 b i a i 00 01 11 10 0 1 iiiiiii acbcabc 11 −− ++= b i a i c i-1 H i c i FS a i b i c i-1 H i c i Ký hiệu: + - [...]...• B bán tr (Half-Subtractor) B ng chân lý: H i = bi ⊕ ai bi ai Hi ci 0 0 1 1 0 1 0 1 Ký hi u: 0 1 1 0 bi ai 0 1 0 0 + - ai bi Hi ci Hi HS ci = bi ai ci • B tr 1 bit bán tr bi ai + - y (Full-Subtractor) t 2 b Hi' ci' HS bi' ai' + - Hi HS ci-1 bi Ký hi u: ai ci-1 Hi + - FS ci ci" ci Phân tích m ch: H i = bi' ⊕ ai' = H i' ⊕ ci −1 = bi ⊕ ai ⊕ ci... a s AnAn-1 A1 là 11 1 ng v i m c ưu tiên cao nh t (khi có I1 = 1), là 00 0 ng v i m c ưu tiên th p nh t (khi ch có I2n =1) IR A1 A2 An • Trư ng h p n = 2 (22 = 4 TB ngo i vi) I1 I2 I3 0 0 0 1 x x 0 1 x 0 0 1 0 0 0 I4 IR A2 0 0 0 x 1 1 x 1 1 x 1 0 1 1 0 A1 0 1 0 1 0 IR = I1 + I2 + I3 + I4 A2 = I1 + I1 I 2 = I1 + I 2 A1 = I1 + I1.I 2 I 3 = I1 + I 2 I 3 I1 I2 I3 I4 IR A2 A1 1 .4. 7 B D N KÊNH (MUX-Multiplexer/... i u khi n An-1, A1, A0 cho phép ch n 1 trong 2n u vào d li u X0, X1, X2n-1 ưa t i u ra Y X0 X1 X2n-1 MUX 2n ÷ 1 An-1 A1 A0 Y Hàm u ra: Y = X0 ( An−1 A1.A0 ) + X1( An−1 A1.A0 ) + + X2n −1( An−1 An−2 A0 ) Trư ng h p n = 2 Y = X0 ( A A0 ) + X1( A A0 ) + X2 ( A1 A0 ) + X3 ( A1 A0 ) 1 1 X0 X1 Y X2 X3 A1 A0 1 .4. 8 B PHÂN KÊNH (DEMUX-Demultiplexer) • Ch c năng DEMUX có n u vào i u khi n An-1, A1, A0 cho... u: A1 > B1 → A > B A1 < B1 → A < B A1 = B1 → A = B Xác nh các hàm logic: f> = f2> + f2= f1> f< = f2< + f2=f1< f= = f2=f1= Sơ logic: a2 f2> Comp b2 a1 b1 Ký hi u: LOGIC 1 bit f> f2< f2= f< f1> Comp 1 bit a2 b2 a1 b1 f1< f1= f= + + - Comp 2 bit f> f< f= • B so sánh 2 s nh phân 3 bit a3 b3 a2 b2 a1 b1 Comp 1 bit f> LOGIC Comp 2 bit f< f= 1 .4. 5 M CH T O VÀ KI M TRA CH N L • M ch t o bit ch n l M ch t o... bit thêm vào là X = Xo Hàm logic và sơ m ch t o bit ch n và bit l như sau: Xe = b n ⊕ b n −1 ⊕ ⊕ b1 Xo = Xe bn bn-1 b1 X bn bn-1 Xe Xo b2 b1 • M ch ki m tra ch n l M ch t o ra 2 tín hi u thông báo (Flag): Fe –báo ch n (Even), Fo – báo l (Odd) Fe = 1 và Fo = 0 n u h là ch n Ngư c l i, Fe = 0 và Fo = 1 n u h là l Fo = X ⊕ b n ⊕ b n −1 ⊕ ⊕ b1 Fe = Fo X bn bn-1 b1 Fo Fe 1 .4. 6 M CH PHÂN LO I NG T •... u vào i u khi n An-1, A1, A0 cho phép ch n 1 trong 2n u ra Y0, Y1, Y2n-1 nh n d li u t u vào X X DEMUX 142 n An-1 A1 A0 Y0 Y1 Y2n-1 Các hàm Trư ng h p n = 2 u ra: Y0 = X ( An−1 A1 A0 ) Y1 = X ( An−1 A1 A0 ) Y0 = X ( A1 A0 ) Y1 = X ( A1 A0 ) Y2 = X ( A1 A0 ) Y3 = X ( A1 A0 ) Y0 Y2n −1 = X (An−1An−2 A0 ) Y1 Y2 X Y3 A1 A0 1 .4. 9 CÁC B CHUY N MÃ • Các bư c thi t k : L p b ng chân lý t t c các t h... ) + ai bi ci −1 = ai bi + ai ci −1 + ai bi ci −1 = = ai ci −1 + bi ci −1 + ai bi 1 .4. 4 CÁC B SO SÁNH 2 S NH PHÂN • B so sánh 2 s nh phân 1 bit B ng chân lý: ai 0 0 1 1 bi 0 1 0 1 f < = a i bi f< 0 1 0 0 f> 0 0 1 0 f= 1 0 0 1 f > = a i bi f = = ai bi + ai bi = ai ≈ bi = ai ⊕ bi Sơ logic: ai bi f< f> f= Ký hi u: ai bi + - Comp 1 bit f> f< f= • B so sánh 2 s nh phân 2 bit A = A2A1 B = B2B1 N u: A2 > B2... • M ch chuy n mã NBCD sang mã 7 v ch T s b trí các v ch sáng c a èn ch th 7 v ch, ta l p b ng chân lý, t ó l p b ng Karnaugh cho t ng hàm ra ng v i t ng v ch và t i th u hóa: a f g e b c d S 0 1 2 3 4 5 6 7 8 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 9 1001 a 1 0 1 1 0 1 1 1 1 b 1 1 1 1 1 0 0 1 1 c 1 1 0 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 e 1 0 1 0 0 0 1 0 1 f 1 0 0 0 1 1 1 0 1 . ggpcppggcppgcpc + + = + + = + = 32312301233 ggpgppcpppc + + + = 43 42 341 2 340 12 344 ggpgppgpppcppppc + + + + = Sơ đồ bộ cộng 4 bit chuyển nhớ nhanh: a 1 p 1 g 1 b 1 a 2 p 2 g 2 b 2 a 3 p 3 g 3 b 3 a 4 p 4 g 4 b 4 c 1 c 0 c 0 p 1 g 1 c 2 c 3 c 4 p 1 p 2 p 3 p 4 c 0 S 1 S 2 S 3 S 4 p 1 p 2 p 2 g 1 g 2 p 1 p 2 p 3 p 2 p 3 g 1 p 3 g 2 g 3 p 1 p 2 p 3 p 4 p 2 p 3 p 4 g 1 p 3 p 4 g 2 g 3 p 4 g 4 1 .4. 3. nhanh: a 1 p 1 g 1 b 1 a 2 p 2 g 2 b 2 a 3 p 3 g 3 b 3 a 4 p 4 g 4 b 4 c 1 c 0 c 0 p 1 g 1 c 2 c 3 c 4 p 1 p 2 p 3 p 4 c 0 S 1 S 2 S 3 S 4 p 1 p 2 p 2 g 1 g 2 p 1 p 2 p 3 p 2 p 3 g 1 p 3 g 2 g 3 p 1 p 2 p 3 p 4 p 2 p 3 p 4 g 1 p 3 p 4 g 2 g 3 p 4 g 4 1 .4. 3 CÁC BỘ TRỪ NHỊ PHÂN 1 BIT •. hiệu: + - • Bộ trừ 1 bit đầy đủ (Full-Subtractor) từ 2 bộ bán trừ. HS H i ' c i ' a i b i HS H i c i " a i ' b i ' c i c i-1 FS a i b i c i-1 H i c i Ký hiệu: + + - - + - Phân