Chng 7: Phân tích tổng quát và sơ đồ khối của hệ thống I. Sơ l-ợc hoạt động của toàn bộ hệ thống Mạch hoạt động dựa trên nguyên tắc mạch điều khiển màn hình tinh thể lỏng (LCD controller ) , Màn hình đ-ợc chia thành nhiều hàng và cột , T-ơng ứng mỗi hàng và mỗi cột là một ký tự đ-ợc mã hoá địa chỉ và đ-ợc l-u giữ ứng với một ô nhớ trong bộ nhớ RAM đệm.ở đây chúng ta thiết kế màn hình gồm 8 hàng và 16 cột.=> Cần 3 tín hiệu giải mã hàng và 4 tín hiệu giải mã cột.Tổng cộng có tât cả 7 bít địa chỉ để xác định vị trí 1 ký tự trên màn hình .Vậy ta cần chọn RAM có dung l-ợng tối thiểu là 2 7 byte =128 byte. Mỗi ký tự trên màn hình đ-ợc hiển thị bởi một đèn LED 5x7 bản chất của nó là các diode phát quang đ-ợc kết nối với nhau theo từng hàng và từng cột (xem phụ lục ) .T-ơng tự nh- vậy , các ma trận đèn lại đ-ợc tổ chức thành từng hàng và cột trên màn hình hiển thị. Mỗi ma trận đèn hiển thị một ký tự trong bảng mã ASCCI . Các mẫu ký tự này th-ờng đ-ợc tạo sẵn và l-u trữ cố định trong một vi mạch nhớ ROM ( ROM Word Generater Xem phụ lục II) Mỗi ký tự t-ơng ứng với 1 từ mã để mã hoá. Số l-ợng từ mã này phụ thuộc vào sự đa dạng của các ký tự ta cần hiển thị theo quy tắc sau q log 2 n q : số từ mã ( số bít tối thiểu cần mã hoá ) n : số l-ợng ký tự khác nhau cần hiển thị Trong bài thiết kế mã hoá 64 ký tự => cần tối thiểu 6 bít mã hoá (D 0 D 5 ). Mỗi ô nhớ trong ROM gồm 7 bít đ-ợc đ-a vào t-ơng ứng với 7 hàng của ma trận LED 5x7 .Bít =1 hiển thị đèn sáng và ng-ợc lại ,bít =0 đèn tắt . Mỗi ký tự đ-ợc l-u giữ 5 vị trí cố định liền kề nhau trong ROM đ-ợc lần l-ợt đọc ra t-ơng ứng với số lần đếm của bộ đếm 6.Nh- vậy ta cần chọn ROM tối thiểu có 9 bít địa chỉ t-ơng đ-ơng với dung l-ợng 2 9 =512 kbyte bao gồm 6 bít mã hoá (D 0 D 5 ) nhận từ RAM và 3 bít của bộ đếm 6 (D 6 D 8 ) . Toàn bộ hệ thống đ-ợc chia làm 2 khối lớn là khối điều khiển và Màn hình hiển thị Quét ký tự Đệm dữ liệu Giải mã hàng (8 hàng ) Rom phát ký tự Đếm (8x16) Đệm 2 chiều Ram MT Giải mã cột ( 16 cột ) Chốt địa chỉ CLOCK Chốt ghi Đệm ghi Đệm đọc Khối nguồn Đếm 5 RESET Cổng song song Q0-Q3 Q0-Q6 Q4-Q6 Q0-Q6 D0-D5 A0-A6 A0-A6 A0-A6 AD0-AD5 D6 A0-A6 D 0 - D 5 D 0 - D 8 D6-D8 QA,QB,QC (D 6-D8) D 6-D8 H0-H6 7x8 hàng 5x16 cột 8 hàng 16 cột Bus địa chỉ B u s đ ị a c h ỉ B u s d ữ l i ệ u c h ứ a t ừ m ã Sơ đồ khối mạch điều khiển màn hình văn bản hiển thị bằng ma trận đèn LED 5x7 EW Vcc Clock clock khối điều khiển khối quét và giải mã AW AF EW Khối quét và giải mã nh- hình vẽ Khối điều khiển bao gồm nguồn phát cung cấp điện áp 1 chiều 5v và 12v cho toàn bộ hệ thống,Khối kết nối máy tính kết nối qua cổng song song,Một ROM phát ký tự , RAM đệm dữ liệu, các thanh ghi chốt và đệm dữ liệu để phối hợp ghi đọc,bộ đếm 5 đếm cột ký tự và bộ đếm 16x8 đếm hàng và cột của màn hình, Bộ phát xung CLOCK , Khối RESET khởi tạo lại hệ thống về trạng thái ban đầu ( các bộ đếm ở trạng thái 0 ) Khối quét và giả mã gồm các bộ giải mã 4/16 giải mã cột và bộ giải mã 3/8 giải mã hàng ,Bộ quét ký tự là các bộ giải mã 3/5 và bộ đệm dứ liệu dùng phối hợp giải mã để chọn hàng đ-a dữ liều vào II. Sơ đồ nguyên lý và chức năng của các khối 1. Khối điều khiển a, kết nối máy tính Vn POWER Vcc 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Rb Rc 18 17 16 15 14 13 12 11 D0 D1 D2 D3 D4 D5 D6 D7 2 3 4 5 6 7 8 9 A0 A1 A2 A3 A4 A5 A6 A7 74LS245 1 19 DIR E DEM 2 CHIEU OE LE 1 11 74LS373 D0 D1 D2 D3 D4 D5 D6 D7 3 4 7 8 13 14 17 18 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 LATCH 2 5 6 9 12 15 16 19 A0 A1 A2 A3 A4 A5 A6 D0 D1 D2 D3 D4 D5 STROBE( TáCH KÊNH) BUSY - EW S L C T I N - C ấ P N G U ồ N C H O H ệ T H ố N H IC27 IC34 T Việc điều khiển ghi, đọc dữ liệu đ-ợc thực hiện bởi máy tính ghép nối qua cổng song song 25 chân( Cổng máy in Xem phụ luc II ) .Cổng song song máy tính có 9 đầu ra và 1 đầu vào 6 đầu ra từ chân 2- chân7 là Bus dồn kênh AD 0 ->AD 5 ,chân 8 là A 6 , tín hiệu điều khiển tách kênh đọc ghi STROBE ở chân 1 , và 1 cho phép ghi AF ở chân 14 , chân 13 và 17 kết nối với nguồn để khởi động hệ thống 1 đầu vào BUSY ở chân 11 dùng làm chế độ bắt tay để phối hợp ghi , đọc.Ta có bảng sau: Chân1 (AF ) Ra Tách kênh Chân 2-Chân 7 ( AD0- AD5 ) Ra Hợp kênh địa dhỉ và dữ liệu Chân 8 (A6 ) Ra Địa chỉ Chân 10 ( BUSY ) EW Vào Cho phép ghi Chân 13 Vào Bật nguồn Chân 14 (AF) AW Ra Đồng ý ghi EW AW Truyền dữ liệu A0-A6 D0-D5 A0-A6 D0-D5 Tách kênh (AF) Chân 17 (SCLTIN) Ra Cấp nguồn Tín hiệu tách kênh hoạt động nh- sau : Khi nhận đ-ợc tín hiệu EW (enable write ) của hệ thống ở mức cao cho phép ghi nếu máy tính đồng ý sẽ đ-a ra tín hiệu AW (acept write ) và qua trình truyền dữ liệu bắt đầu Chân 13 và 14 đ-ợc phối hợp để khởi động hệ thống .Khi bật công tăc POWER tín hiệu đ-ợc đ-a vào chân 13 ,lúc này chân 17 vẫn ở mức cao => đèn T tắt ,Vcc=0 .Hệ thống ch-a đ-ợc cấp nguồn. Nếu máy tính cho phép khởi động ( ấn F1 ) sẽ đ-a ra chân 17 ở mức thấp ,T thông ,Vcc = Vn khởi động hệ thống. Đệm dữ liệu (74LS245) và chốt địa chỉ ( 74LS373 ) dùng để tách kênh địa chỉ và dữ liệu b, Khối nguồn tạo điện áp 1 chiều 12V và 5V cung cấp cho toàn bộ hệ thống ,đ-ợc kết nối với chân 13 và 17 của cổng song song để thực hiện khởi động hệ thống .Mạch dễ dàng thực hiện bằng một biến thế hạ áp 2 mức điện áp (để tạo 2 mức điện áp 1 chiều là 5v và 12v RESET 1uF 10k DEM1CHIEU 74LS244 1 19 2 4 6 8 11 13 15 17 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 1G 2G 18 16 14 12 9 7 5 3 1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 Vcc Vcc Xoá đếm 16x8 Xoá đếm 6 Mạch RESET ) rồi đ-a đến bộ chỉnh l-u cầu thông dụng sau cùng đi qua mạch ổn áp tạo điện áp ổn định Vn =5v c,Khối RESET nối với các đầu xoá của các bộ đếm có nhiêm vụ xoá tất cả các trạng thái về trạng thái ban đầu là 0 Khi ấn RESET =>Uc từ giá trị Vcc chuyển về mức 0 đ-a vào G1 và G2 của đệm 74244 (IC31) ,Tín hiệu xoá từ mức trở kháng cao chuyển lên 1 xoá trạng thái các bộ đếm về trạng thái ban đầu là 0 c,Khối CLOCK phát xung CLOCK đ-a vào bộ đếm 6 THực hiện bởi IC định thời 555 Vấn đề quan trọng ở đây là ta phải chọn R và C bằng bao nhiêu để tần số làm việc cần thiết để tốc độ quét đủ nhanh sao cho mắt ng-ời không cảm nhận đ-ợc sự nhấp nháy của đèn trong mỗi chu kỳ quét . Chúng ta biết rằng với tốc độ hiển thị 50 lần /s thì mắt ng-ời không cảm nhận đ-ợc đèn nhấp nháy trong bài thiết kế này mỗi chu kỳ quét 16 cột và 8 hàng, mỗi ký tự cần 5 xung đếm CLK => một chu kỳ quét là T = 16x8x5 Tc =640 Tc F =f c /650 F= 50 Hz f c = 50 x 650 = 32500 Hz f c = 1/(2RC) Chọn R = 10 , C= 1 => f c = 50000 Hz =50kHz <=> T c = 20 s GND TRI OUT RES Vcc DIS THR CON Vcc CLOCK . (D 6-D8) D 6-D8 H0-H6 7x8 hàng 5x16 cột 8 hàng 16 cột Bus địa chỉ B u s đ ị a c h ỉ B u s d ữ l i ệ u c h ứ a t ừ m ã Sơ đồ khối mạch điều khiển màn hình văn bản hiển thị bằng ma trận đèn LED 5x7 EW Vcc Clock clock khối. có tât cả 7 bít địa chỉ để xác định vị trí 1 ký tự trên màn hình .Vậy ta cần chọn RAM có dung l-ợng tối thiểu là 2 7 byte =128 byte. Mỗi ký tự trên màn hình đ-ợc hiển thị bởi một đèn LED 5x7. Chng 7: Phân tích tổng quát và sơ đồ khối của hệ thống I. Sơ l-ợc hoạt động của toàn bộ hệ thống Mạch hoạt động dựa trên nguyên tắc mạch điều khiển màn hình tinh thể lỏng (LCD controller ) , Màn