Chng 2: mạch logic tổ hợp I. Đặc điểm cơ bản của mạch tổ hợp Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm tr-ớc đó. Trong mạch tổ hợp, trạng thái mạch điện tr-ớc thời điểm xét tr-ớc khi có tín hiệu đầu vào không ảnh h-ởng đến tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là đ-ợc cấu trúc từ các cổng logic. II. Ph-ơng pháp biểu diễn và phân tích chức năng logic 1. Ph-ơng pháp biểu diễn chức năng logic Các ph-ơng pháp th-ờng dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian dạng sóng. Đối với vi mạch cỡ nhỏ (SSI) th-ờng biểu diễn bằng hàm logic. Đối với cỡ vừa, th-ờng biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức liệt kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng chức năng thì ta có bảng chân lý t-ơng ứng. Z 1 Z 2 . . Z m Mạch tổ hợp X 1 X 2 . . X n Hình II.II.1 - Sơ đồ khối mạch tổ hợp Nh- hình II.II.1 cho thấy, th-ờng có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu ra. Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết d-ới dạng: Z 1 = f 1 (x 1 , x 2 , , x n ) Z 2 = f 2 (x 1 , x 2 , , x n ) Z m = f m (x 1 , x 2 , , x n ) Cũng có thể viết d-ới dạng đại l-ợng vectơ nh- sau: Z= F(X) 2. Ph-ơng pháp phân tích chức năng logic Các b-ớc phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm logic hoặc bảng chân lý. + Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ng-ợc lại), viết ra biểu thức hàm logic của tín hiệu đầu ra. + Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng ph-ơng pháp đại số hay ph-ơng pháp hình vẽ. + Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các giá trị hàm logic tín hiệu đầu ra t-ơng ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào. III. Ph-ơng pháp thiết kế logic mạch tổ hợp Ph-ơng pháp thiết kế logic là các b-ớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu và nhiệm logic đã cho. Vấn đề logic thực Bảng chân lý Bảng Karnaugh Tối thiểu hoá Biểu thức tối thiểu Sơ đồ logic Biểu thức logic Tối thiểu hoá Hình II.III.1 Các b-ớc thiết kế mạch logic tổ hợp Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm bốn b-ớc chính: 1. Phân tích yêu cầu: Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là bài toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm số đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì phải tìm hiểu xem xét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nh-ng quan trọng trong vấn đề thiết kế. 2. Vẽ bảng chân lý: Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ t-ơng ứng nhau giữa trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê yêu cầu chức năng logic. gọi tắt là bảng chức năng. Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0 và 1 biểu diễn các trạng thái t-ơng ứng của đầu vào và đầu ra. Kết quả, ta có bảng giá trị thức logic, gọi tắt là bảng chân lý. Đó chính là hình thức đại số của yêu cầu thiết kế. Cấn l-u ý rằng từ một bảng chức năng có thể đ-ợc bảng sự thật khác nhau nếu thay giá trị logic khác nhau (tức là quan hệ logic giữa đầu ra với đầu vào cũng phụ thuộc việc thay giá trị). 3. Tiến hành tối thiểu hoá: Nếu biến số ít (d-ới 6 biến), thì th-ờn dùng ph-ơng pháp bảng Karnaugh. Còn nếu biến số t-ơng đối nhiều thì dùng ph-ơng pháp đại số. Ph-ơng pháp Karnaugh: Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đ-ợc biểu diễn bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của ph-ơng pháp Karnaugh dựa trên tính chất nuốt của hàm số logic, nghĩa là: A. B + A. B = A( B + B ) = A. 1 = A mạch đếm I. Đại c-ơng về mạch đếm Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy đ-ợc tạo thành từ sự kết hợp của các Flip Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra. Những đầu ra th-ờng là các đầu ra Q của các FF. Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự sắp xếp các đầu ra này cho phép ta biểu diễn kết quả d-ới dạng một số hệ hai có số bit bằng số FF dùng trong mạch đếm. Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF. Mỗi lần có xung nhịp đ-a vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, nh-: 1101 (Q A =1, Q B = 0, Q C = 1, Q D = 1), 0110, 1000, v.v Điều kiện cơ bản để một mạch đ-ợc gọi là mạch đếm là nó có các trạng thái khác nhau mỗi khi có xung nhịp vào. Ta thấy rằng mạch nh- hình trên là thoả mãn đ-ợc điều kiện này. Nh-ng vì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách khác, số xung đếm đ-ợc bị giới hạn. Số xung tối đa đếm đ-ợc gọi là dung l-ợng của mạch đếm. Nếu cứ tiếp tục kích xung khi đã tới giới hạn thì mạch sẽ trở về A B C D Q A Q B Q C Q D Xung đếm Hình III.I.1 Dạng tổng quát của mạch đếm dùng bốn FF trạng thái ban đầu (chẳng hạn là: 0000), tức là mạch có tính chất tuần hoàn. Có nhiều ph-ơng pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm. Tuy nhiên chúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm BCD, mạch đếm modul M. + Mạch đếm hệ 2: là loại mạch đếm trong đó các trạng thái của mạch đ-ợc trình bày d-ới dạng số hệ 2 tự nhiên. Một mạch đếm hệ 2 sử dụng n FF sẽ có dung l-ợng đếm là 2 n . + Mạch đếm BCD: th-ờng dùng 4 FF, nh-ng chỉ cho 10 trạng thái khác nhau để biểu diễn các số hệ 10 từ 0 đến 9. Trạng thái của mạch đ-ợc trình bày d-ới dạng mã BCD nh- BCD 8421 hoặc BCD 2421, v.v + Mạch đếm modul M: có dung l-ợng là M với M là số nguyên d-ơng bất kỳ. Vì thế mạch đếm loại này có rất nhiều dạng khác nhau. Mạch th-ờng dùng cổng logic với FF và các kiểu hồi tiếp đặc biệt để có thể trình bày kết quả d-ới dạng số hệ 2 hay d-ới dạng mã nào đó. Về chức năng của mạch đếm, ng-ời ta phân biệt: + Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận. + Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếm ng-ợc. + Các mạch đếm lên xuống (Up Down Counter), hay còn gọi là mạch đếm hỗn hợp, mạch đếm thuận nghịch. + Các mạch đếm vòng (Ring Counter) Về ph-ơng pháp đ-a xung nhịp vào mạch đếm, ng-ời ta phân ra: + Ph-ơng pháp đồng bộ: trong ph-ơng pháp này, xung nhịp đ-ợc đ-a đến các FF cùng một lúc. + Ph-ơng pháp không đồng bộ: trong ph-ơng pháp này, xung nhịp chỉ đ-a đến một FF, rồi các FF tự kích lẫn nhau. Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm. Tốc độ này đ-ợc xác định thông qua hai tham số khác là: + Tần số cực đại của dãy xung mà bộ đếm có thể đếm đ-ợc. + Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đ-a xung đếm vào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm t-ơng ứng với xung đầu vào. Các FF th-ờng dùng trong mạch đếm là loại RST và JK d-ới dạng bộ phận rời hay dạng tích hợp. Nh- trên ta đã biết là có nhiều loại bộ đếm, nh-ng ở đây ta chỉ xét đến bộ đếm hệ 2. . thái trong bảng chức năng thì ta có bảng chân lý t-ơng ứng. Z 1 Z 2 . . Z m Mạch tổ hợp X 1 X 2 . . X n Hình II.II.1 - Sơ đồ khối mạch tổ hợp Nh- hình II.II.1 cho thấy, th-ờng có nhiều tín. đầu ra có thể viết d-ới dạng: Z 1 = f 1 (x 1 , x 2 , , x n ) Z 2 = f 2 (x 1 , x 2 , , x n ) Z m = f m (x 1 , x 2 , , x n ) Cũng có thể viết d-ới dạng đại l-ợng vectơ nh- sau: Z= F(X) 2. Ph-ơng. thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng ph-ơng pháp đại số hay ph-ơng pháp hình vẽ. + Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các giá trị