Báo cáo bài thực hành kiến trúc máy tính lab 2

DA| HOC QUOC GIA THANH PHO HO CHi MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA CÔNG NGHỆ PHẢN MÈM ⁄ BẢO CÁO BÀI THỰC HÀNH KIÊN TRÚC MÁY TÍNH Họ và tên sinh viên: Dương Quốc Thuận M

DA| HOC QUOC GIA THANH PHO HO CHi MINH

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA CÔNG NGHỆ PHẢN MÈM

⁄

BẢO CÁO BÀI THỰC HÀNH

KIÊN TRÚC MÁY TÍNH

Họ và tên sinh viên: Dương Quốc Thuận

MSSV: 23521548 Giảng viên hướng dẫn: Nguyễn Thành Nhân

Bài thực hành #2: Lab02 - Bộ xử lý, ALU và Register Files

MỤC LỤC

BÀI TẬP THỰC HÀNH

1/ Thực hành

1.1/ Mô phỏng ALU

1.2/ Mô phỏng Regester Files gồm 4 thanh ghi 8 bits

2.1/ Cải tiền ALU

2.2/ Thiết kế và mô phỏng lại Register Files với địa chỉ xuất riêng với địa chỉ ghi

Trang 1/15

BÀI TẬP THỰC HANH

1/ Thực hành

1.1/ Mô phỏng ALU

a/ Thiết kế ban đầu

:0:0:0:0:0:0:-

000000

0:0:0:00:0:

Trong đó:

e Các thiết bị đều có thuộc tính (trừ Pin input gắn vào công Select của MUX) Data Bits

là 8

e Bộ chọn (MUX): thuộc tính Select Bits là 2 (Từ 4 input chọn ra 1 output)

b/ Quá trình chạy thử input và xuất ra output

Gia sử ta nhập A là 01011010 và nhập B là 00011101

Tương ứng với các Select Bits khác nhau của MUX, ta thu được các kết qua nhu sau:

Select Bits MUX| Output

Trang 2 / 10

c/ Giải thích

Trang 3 / 10

Tùy thuéc vao Select Bits, ttr 4 input di vao, b6 MUX sé chon ra | output dé xuất ra

e Bé céng: Céng bit Ava B

e B6 tri: Tri bit A va B

e Céng “AND” va “NAND”: So từng bít tương ứng

Bang chan tri cua b6 MUX

FO (Bo cong A+B)

F1 (Bộ trừ A-B)

1.2/ Mô phỏng Regester Files gồm 4 thanh ghi 8 bits

a/ Thiết kế ban đầu

Trong đó:

e Input dau vao va Output dau ra 8 bit

Trang 4/10

e Xung Clock dung cho ca 4 thanh ghi (Thuộc tính Trigger: Rising Edge — Tich

cực cạnh lên)

e Bo chon Mux-4

e_ Bộ giải mã (2:4):

- Select Bits: 2 bit

- 1 input gan vào chân Enable G day, đẻ thiết lap cho Bo giai ma khéng

hoạt động khi input Enable ở trạng thai 0, ta thiết lập thuộc tính Disable

Output là Zero Nếu ta thiết lập thuộc tính này là Floating, khi input Enable ở trạng thái 0, thì vẫn có 1 dòng điện đủ lớn hơn 0 (nhưng vẫn nhỏ hơn L) cung cấp vào cả 4 output đầu ra của Bộ giải mã, và cá 4 thanh

ghi đều sẽ hoạt động, bát kề input Select là bao nhiêu

e _ Input Select: Gắn vào cả bộ Giái mã và bộ Chọn

b/.Quá trình chạy thử

e Khi input Enable bằng 0, Bộ Giải mã không hoạt động => Cả 4 thanh ghi không hoạt động

e_ Khi input Enable bằng 1

- _ Thanh ghi: Tích cực cạnh lên

1001110 p01iioid†———nq

Decd

Trang 5 / 10

1000000 100110011

Decd

i

c/ Giải thích

se Với Bộ giải mã, bảng chân trị

Ip1 | pO | Op3 | Op2 | Op1 | Opodo

1 0 0 0 0 0 1 Kích hoạt cho thanh ghi thứ nhật 1/0 1 0 0 1 0 Kich hoat cho thanh ghi thir hai

1 1 1 1 0 0 0 Kích hoạt cho thanh ghi thú tư

e V6i Bo chon

p

ra thanh ghi thir

ra thanh ghi thứ hai

ra

ra

2/ Bài tập

2.1/ Cải tiễn ALU

a/ Thiết kế ban đầu

ALU duoc cai tiên với cac phép toan: A + B, A+ 1, A— B, A- 1, AAND B, A ORB, NOTA,

A XORB

Trang 6/10

b/ Quá trình chạy thử

A

B

Trang 7 / 10

^Al010110

B

c/ Giải thích

Cơ chế hoạt động của bộ ALU trên tương tự như bộ ALU ở phan 1

Trang 8/10

Bang chan tri

nput

cong F1 (Bộ cộng A+1) F2 (Bộ trừ A-B)

F3 (Bộ trừ A-1 F4 (Cổng AND)

2.2/ Thiết kế và mô phỏng lại Register Files với địa chỉ xuất riêng với địa chỉ ghi a/ Thiết kế ban đầu

Trang 9/10

Các thuộc tính của các thiết bi trong Regester Files trên tương tự như trong Regester Files

ở phản 1, tuy nhiên Bộ Chọn và Bộ Giải mã dùng 2 Select Bits khác nhau => Địa chỉ xuất và địa chỉ ghi độc lập với nhau

c/ Giải thích

Bảng chân trị tương đương như bảng chân trị của Regester Files ở mục †

se Với Bộ giải mã, bảng chân trị

Ip1 | IpO | Op3 | Op2 | Op1 | Opodo

1 0 0 0 0 0 1 Kích hoạt cho thanh ghi thứ nhật

1Ị0 | 1 0 0 1 0 Kich hoat cho thanh ghi thir hai

1 1 1 1 0 0 0 Kich hoat cho thanh ghi tha tr

e V6i Bo chon

p

Xuat ra thanh ghi thir Xuat ra thanh ghi thir hai

ra

ra

KKK Hết KKK

Trang 10/10