Báo cáo bài thực hành kiến trúc máy tính

D latch D latch: Dữ liệu sẽ được ghi vào thiết bị lưu trữ theo kích hoạt xung tích cực mức của Clock a/.. Thiết kế ban đầu e Memory => Dflipflop e_ Thiết lập như sau: Selection: D Hip

DA| HOC QUOC GIA THANH PHO HO CHi MINH

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA CÔNG NGHỆ PHẢN MÈM

⁄

BẢO CÁO BÀI THỰC HÀNH

KIÊN TRÚC MÁY TÍNH

Họ và tên sinh viên: Dương Quốc Thuận

MSSV: 23521548 Giảng viên hướng dẫn: Nguyễn Thành Nhân

Bài thực hành #1: Lab01 — Mô phỏng công luận lý và thiết bị nhớ

MUC LUC 009050212255 d4 1

BÀI TẬP THỰC HÀNH -cc ng HH HH HH ghhag 2

1/ Thực hành - ch HH HH HT HH KHE KH KT TK TK TK KHE tiệt 2

1.1/ Thực hành mô phỏng chứa năng của các luận lý ch He 2

h2 t0 2

1.1.7/ Cong luan ly “XNOR” . 1ASằ 7

I2 0005:9100 6n .Ố.ốỐ - 8

ÁN ôm -adaa ă.ăă.ă ‹-43 8

^7AN I9 0 a teeenesceeeneeneeseneeneeennenats 9 0010) 11 2) Bal AD - a.aa.a.a ỀỀỀỀ6SẼỒ Hạ 12 2.1/ Mô phỏng công luận lý tổ hợp ¿c2 2222211232121 1512313111111 1511111 1xx xeE 12 2.2/ Mô phỏng mạch có thanh gỉ chà HH HH kg tiệt 18 2.3/ Bài tập thêm: Mô phỏng mạch có thiết bị nhớ với 4 input và 4 output (không dùng

thanh ghhì) chen nh HH kh kg TK TH T9 kh 14

Trang 1/15

BÀI TẬP THỰC HANH 1/ Thực hành

1.1/ Thực hành mô phỏng chứa năng của các luận lý

1.1.1/ Công luận lý “AND”

e Input, Output: 1 bit

e $6 céng Input: 2

e_ Số công Output: 1

a/ Thiết kế công luận lý ban đầu

c/ Giải thích

e_ Công luận lý “AND” hoạt động theo quy tắt của toán tử “and” trong Đại số Boolean Theo Dai $6 Boolean, phép toán A and B cho kết quả bằng 1 khi và chí khi cả A và B

déu bang 1

e Bang tom tat kết quá:

1.1.2/ Công luận lý “OR”

a/ Thiết kế công luận lý ban đầu

e Input, Output: 1 bit

e $6 céng Input: 2

e_ Số công Output: 1

Trang 2/15

c/ Giai thich

e- Công luận lý “OR” hoạt động theo quy tất của toán tử “or” trong Đại số Boolean Theo

Dai s6 Boolean, phép toán A or B cho kết quả bằng 1 khi và chỉ khi có ít nhất hoặc A, hoặc B bằng 1

e Bang tom tat kết quá:

1.1.3/ Công luận lý “NOT”

e Input, Output: 1 bit

e $6 céng Input: 1

e_ Số công Output: 1

a/ Thiết kế công luận lý ban đầu

b/ Quá trình chạy thử input và xuất ra output

Trang 3 /15

@

©

c/ Giải thích

e_ Công luận lý “NOT” hoạt động theo quy tắt của toán tử “not” trong Đại số Boolean Theo Đại số Boolean, phép toán “not” là phép toán phủ định, cho ra kết quả trái ngược với dữ kiện ban đầu Trong Tin học máy tính, phép toán “not” còn được gọi là phép

“dao bit”

e Bang tom tat két qua:

0 1

1 0

1.1.4/ Công luận lý “NAND”

a/ Thiết kế công luận lý ban đầu

e Input, Output: 1 bit

e $6 céng Input: 2

e_ Số công Output: 1

Trang 4/15

c/ Giải thích

e_ Công luận lý “NAND” là phép phủ định của công luận ly “AND”, Phép toan A nand B cho kết quả bằng 1 khi và chỉ khi A and B cho kết quả bằng 0 và ngược lại Từ đó có thể suy ra, A nand B cho kết quả bằng 1 khi và chỉ khi có ít nhất hoặc A hoặc B bằng 0

e Bang tom tat kết quá:

e Ngoài cách giải thích trên, ta có thê sử dụng phép biến đổi tương đương như sau:

Anand B

® not A or not B

1.1.5/ Công luận lý “NOR”

a/ Thiết kế công luận lý ban đầu

Trang 5/15

c/ Giải thích

e_ Công luận lý “NOR” là phép phủ định của công luận lý “OR” Phép toán A nor B cho két quá bằng 1 khi và chỉ khi A or B cho kết quả băng 0 và ngược lại Từ đó có thê Suy

ra, A nor B cho kết quá bằng 1 khi và chỉ khi cá A và B đều bằng 0

e Bang tom tat kết quá:

or

e Ngoài cách giải thích trên, ta có thê sử dụng phép biến đổi tương đương như sau:

AnorB

< not A and not B

ot ot

1.1.6/ Céng luan ly “XOR”

a/ Thiết kế công luận lý ban đầu

e Input, Output: 1 bit

e $6 céng Input: 2

e_ Số công Output: 1

Trang 6/15

b/ Qua trinh chay thir input va xuat ra output

c/, Giải thích

e AxorB © A(not B) + (not A)B

e Công luận lý “XOR” hoạt động với mục đích so sánh 2 bit số đưa vào (input) Phép toán A xor B cho kết quá bằng 1 khi và chi khi A và B là 2 bit khác nhau

e Bang tom tat két qua:

or

1.1.7/ Công luận lý “XNOR”

a/ Thiết kế công luận lý ban dau

b/ Quá trình chạy thử input và xuất ra output

c9 pD* ga p4

e AxnorB © [(not A)+B] [A+(not B)]

e_ Công luận lý “XNOR” là phép phủ định của công luận lý “XOR” Phép toán A xnor B cho kết quả bằng 1 khi và chí khi A xor B cho kết quả bằng 0 và ngược lại Từ đó có

Trang 7 /15

thẻ suy ra, A xnor B cho kết quá bằng 1 khi va chi khi A va B 1a 2 bit giống nhau (bằng nhau)

Báng tóm tắt kết quả:

1.2/ Mô các thiết bị lưu trữ

1-32 (G D latch hoac

D flipflop)

Cực mức

1-32 với Sô bit

†- V

1.2.1/ D latch

D latch: Dữ liệu sẽ được ghi vào thiết bị lưu trữ theo kích hoạt xung tích cực mức của Clock

a/ Thiết kế ban đầu

e Memory => Dflipflop

e_ Thiết lập như sau:

Selection: D Hip-Hop

Trigger High Level

Label

Label Font SansSerif Plain 12

Trong d6: Trigger High Level — đữ liệu sẽ được ghi vào thiết bị lưu trữ theo kích

hoạt xung tích cực mirc cao cua Clock

e Céng D: Input

e Céng Q: Output

e Công hình tam giác: Clock

Trang 8/15

b/ Nguyén ly

e - Dữ liệu input sẽ được ghi vào thiết bị lưu trữ khi và chỉ khi Clock đang ở trạng thái

kích hoạt xung tích cực mức cao hoặc tích cực mức tháp (tùy theo thiết lập) Tức là, khi Clock đang ở trạng thái tích cực mức cao hoặc tích cực mức tháp, giá trị của input thay

đổi như thế nào thì sẽ dữ liệu được ghi vào thiết bị nhớ sẽ thay đối như thế

e _ Theo thiết lập trên (kích hoạt xung tích cực mức cao):

- _ Ở trạng thái tích cực mức cao của Clock, khi input thay đổi, giá trị lưu trong thiết bị

nhớ Sẽ lưu theo input, giá trị xuất ra ở output sẽ là giá trị được lưu trữ trong thiết bị

nhớ

- _ Ở trạng thái tích cực mức tháp của Clock, khi input thay đôi, giá trị lưu trữ trong thiết bị sẽ không thay đổi, giá trị xuất ra ở output không đổi

Den0 [foe Den0 2 Dend 3

fo eee , fave 5 [@H== 5

e Két luan: Sy lưu trữ của D latch phụ thuộc vào trạng thái tích cực mức của Clock va sy thay đôi của input

1.2.2/ D flipflop

D latch: Dữ liệu sẽ được ghi vào thiết bị lưu trữ theo kích hoạt xung tích cực mức của Clock

a/ Thiết kế ban đầu

e Memory => Dflipflop

° Thiết lập như sau:

[ Selection: D Flip-Flop

Trigger Rising Edge

Label

Label Font |SansSerif Plain 12

Trong đó: Trigger Rising Edge — dữ liệu sẽ được ghi vào thiết bị lưu trữ theo kích

hoạt xung tích cạnh lên của Clock

Trang 9/15

e Céng D: Input

e Céng Q: Output

e Céng hinh tam gidc: Céng gan chan Clock

b/ Nguyên lý hoạt động

>

pe

Dend

e Dz liệu input sẽ được ghi vào thiết bị lưu trữ khi và chí khi Clock được kích hoạt xung tích cực cạnh lên hoặc tích cực cạnh xuống (tùy theo thiết lập) Tức là, khi Clock từ tích cực mức cao xuống tích cực mức tháp (tích cực cạnh lên) hoặc từ tích cực mức

thấp lên tích cực mức cao (tích cực cạnh lên), dữ liệu từ input sẽ được ghi vào thiết bi

lưu trữ

e Theo thiết lập trên (tích cực cạnh lên):

- _ Ở trạng thái tích cực mức cao của Clock hoặc ở trạng thái tích cực mức thấp của Clock, khi input thay đôi, giá trị lưu trữ trong thiết bị sẽ không thay đôi, giá trị xuất

ra ở output không đôi

r@® -

:

Hoặc

Phrar@ Phrar® Phư ạr@

[ov ee [faye › [ove 5

=> Sự lưu trữ của D flipflop không phụ thuộc vào tích cực mức của Clock và không

chi phụ thuộc vào sự thay đổi của input

- _ Muôn lưu giá trị của input vào thiết bi nhớ, ta càn cho input ở giá trị cần lưu và kích hoạt xung tích cực cạnh lên cho chân Clock

+ Nếu Clock đang ở tích cực mức dưới, ta chí cần cho Clock lên tích cực mức

cao => Tích cực cạnh lên

Trang 10/15

4 ©

© ithe 2ar® Bhs ©

[ove ` fees › faze

+ Nếu Clock đang ở tích cực mức cao, ta càn cho Clook về lại tích cực mức thấp roi cho Clock lên lại tích cực mức cao => Tích cực cạnh lên

> aư® [ah 2® nh a9

no "`" ¬ no [ai nữ :

- a®

Den0

3

4

e_ Kết luận: Sự lưu trữ của D flipflop phụ thuộc vào sự đổi tích cực cạnh của Clock (thay

đối từ tích cực mức cao/tháp => tích cự mức tháp/cao) và giá tri cua input

1.2.3/ Thanh ghi

Thanh ghi là sự kết hợp của nhiều D latch hoặc nhiều D flipflop (từ 1 đến 32)

a/ Thiết kế ban đầu

a.1/ Thanh ghi

e _ Công D: Céng input

e_ Công Q: Công output

e Công hình tam giác: Công gan chan Clock

Selection: Register

Trigger Rising Edge

Label |

Label Font SansSerif Plain 12

Trong đó

- Data Bits: Sé bit mà thanh ghi lưu trữ Số bit mà thanh ghi có thê lưu trữ tương ứng với số D latch (hay D flipflop) đơn lẻ gộp lại

- _ Trigger: Có các lựa chọn sau

Trang 11 /15

Kich tich lên Kích hoạt ch cực c ạnh Kích hoạt tích cực mức

Cực mức cao

a.2/ Bộ tách bus và bộ gộp bus

e Wiring => Splitter

e_ Công dụng: Đề đưa nhiều input vào thanh ghi cùng lúc

Selection: Splitter

Facing East

Fan Out 4

Appearance Left-handed

Bit 0 0 (Top)

Bit 3 |3 (Bottom)

Trong đó

e_ Fan Out: Số công ra

e Bit Width in: Sé bit vao (bang voi s6 Fan Out)

b/ Nguyên lý hoạt động:

e_ Nếu thanh ghi là sự kết hợp của nhiều D latch, nguyên lý hoạt động sẽ như D latch (tr.9) e_ Nếu thanh ghi là sự kết hợp của nhiều D flipflop, nguyên lý hoạt động sẽ như D flipflop

(tr.10)

2/ Bài tập

2.1/ Mô phỏng công luận lý tô hợp

a/ Thiết kế ban đầu

e 2input gắn vào công luận lý AND cho ra cong ra (I)

e _ Input thứ 3 và công ra (I) gắn tiếp vào công luận lý OR, cho ra output

Trang 12/15

b/ Nguyên lý hoạt động

e Viét theo đại sô Boolean: AB + € (Với A, B, € là tên các công theo thứ tự từ trên xuống)

e - Báng tóm tắt kết quá (Chân trị)

+

e_ Kêt luận: ca Ava B cùng 1 hoặc Ö 1 thi output sé cho ra 1

2.2/ Mô phỏng mạch có thanh ghi

a/ Thiết kế ban đầu

a.1/ Thanh ghi

La? SADDLE CET PUT

jon: Register

Data Bits 4

Trigger Rising Edge

Label

Label Font SansSerif Plain 12

e Data Bits: 4 (Thanh ghi 4 bit)

e Trigger: Rising Edge (Kich hoat canh lên)

Trang 13/15

a.2/ Bộ tách bus và bộ gộp bus

Facing West

Fan Out 4

Bit Width In 4

Appearance |Left-handed

Bit 0 lo (Top)

Bit 2 la

Bit 3 [3 (Bottom)

e Fan Out: 4 (Số công ra 4)

e Bit Width in: 4 (Sé bit 4)

b/ Nguyên lý hoạt động

Nguyên lý hoạt động như thanh ghi dạng D flipflop, kích hoạt xung tích cực cạnh lên (tr 13)

2.3/ Bài tập thêm: Mô phỏng mạch có thiết bị nhớ với 4 input và 4 output (không dùng thanh ghi)

a/ Thiét ké ban dau

@)

of

Q

[7] Den0

@)

„e3†@

RA

e«_ Gôm 4 thiết bị nhớ D flipflop, mỗi thiết bị gồm 1 input (1 bit) và 1 output (1 bit) Mỗi D

flipflop được thiết lập như sau:

Trang 14/15

Trigger Rising Edge

Label

Label Font |SansSerif Plain 12

Trong đó

- _ Trigger: Rising Edge (Tích cực cạnh lên => D flipflop)

e _1 chân clock gắn vào cả 4 thiết bị nhớ D flipflop

b/ Nguyên lý hoạt động

e Chan Clock: Sẽ kích hoạt xung cho cả 4 D flipflop

e Khi lắp như mạch trên, ta s ẽ được mạch tương tự như như mạch gồm

- _ Thanh ghi dang D flipflop, 4 bit

- 4 input va 4 output

- Chan Clock kich hoat xung cho thanh ghi

e Nguyén lý hoat dong nhu mach 6 muc 3/3.2 (tr.14.)

q@

KKK Hết KKK

Trang 15/15