nô lệ chủ flip-flop mạch

1. A master slave flip-flop circuit comprising: Một nô lệ chủ flip-flop mạch bao gồm: a master latch circuit for receiving input data in a data through state and holding the input data as master output data in a data holding state; một chủ chốt mạch nhận dữ liệu đầu vào trong một dữ liệu thông qua nhà nước và giữ dữ liệu đầu vào như là dữ liệu đầu ra bậc thầy trong một dữ liệu nắm giữ nhà nước; a slave latch circuit for receiving the master output data held by the master latch circuit in a data through state, holding the master output data as slave output data in a data holding state, and outputting the slave output data; and một nô lệ chốt mạch nhận dữ liệu sản lượng tổng thể được tổ chức bởi các chủ chốt mạch trong một dữ liệu thông qua nhà nước, tổ chức các dữ liệu sản lượng tổng thể là dữ liệu đầu ra nô lệ trong một dữ liệu nhà nước nắm giữ, và xuất dữ liệu đầu ra nô lệ; và circuit state setting control means for performing both the disconnection of a first line connected to both the master latch circuit and the slave latch circuit from a line set to a first electric potential and the connection of a second line connected to both the master latch circuit and the slave latch circuit to a line set to a second electric potential in response to a first level of a clock signal to set the master latch circuit to the data through state and to set the slave latch circuit to the data holding state and performing both the connection of the first line to the line set to the first electric potential and the disconnection of the second line from the line set to the second electric potential in response to a second level of the clock signal to set the master latch circuit to the data holding state and to set the slave latch circuit to the data through state. mạch điều khiển thiết lập nhà nước có nghĩa là thực hiện cả phân ly của một dòng đầu tiên kết nối với master cả hai chốt mạch và nô lệ các chốt mạch từ một dòng thiết lập một tiềm năng điện đầu tiên và kết nối của một dòng thứ hai kết nối với master cả hai chốt mạch và sự nô lệ chốt mạch đến một dòng thiết lập một tiềm năng điện thứ hai để phản ứng lại một mức độ đầu tiên của một tín hiệu đồng hồ để thiết lập mạch chủ chốt để các dữ liệu thông qua nhà nước và để thiết lập chốt mạch nô lệ cho dữ liệu đang nắm giữ nhà nước và thực hiện cả hai kết nối của dòng đầu tiên cho dòng thiết lập để những tiềm năng và cắt điện đầu tiên của dòng thứ hai từ dòng thiết lập để những tiềm năng điện thứ hai để phản ứng lại một mức độ thứ hai của tín hiệu đồng hồ để thiết lập mạch chủ chốt để giữ các dữ liệu nhà nước và để thiết lập chốt mạch nô lệ cho dữ liệu thông qua các tiểu bang. 2. 2. The master slave flip-flop circuit according to claim 1, wherein the first electric potential denotes a power source electric potential, and the second electric potential denotes a ground electric potential lower than the power source electric potential. Các chủ nô lệ flip-flop mạch theo yêu cầu 1, trong đó tiềm năng điện đầu tiên là bắt nguồn điện tiềm năng, và tiềm năng điện thứ hai là bắt tiềm năng điện mặt đất thấp hơn so với nguồn điện lực tiềm năng. 3. 3. The master slave flip-flop circuit according to claim 2, wherein the master latch circuit is set in the data through state using a RS flip-flop circuit composed of both a first NOR gate and a second NOR gate so as to input both the input data and the master output data output from the second NOR gate to the first NOR gate and to input inverted input data and inverted master output data output from the first NOR gate to the second NOR gate, the master latch circuit is set in the data holding state to a circuit composed of a first inverter and a second inverter so as to hold the inverted master output data set in the data through state in the first inverter regardless of the input data and to hold the master output data set in the data through state in the second inverter regardless of the input data, the slave latch circuit is set in the data through state using a RS flip-flop circuit composed of both a first NAND gate and a second NAND gate so as to input both the master output data and the slave output data output from the second NAND gate to the first NAND gate and to input both inverted master output data and inverted slave output data output from the first NAND gate to the second NAND gate, and the slave latch circuit is set in the data holding state to a circuit composed of a third inverter and a fourth inverter so as to hold the inverted slave output data set in the data through state in the first inverter regardless of the master output data and to hold the slave output data set in the data through state in the second inverter regardless of the master output data. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 2, trong đó các mạch chủ chốt được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một cổng NOR đầu tiên và một cổng NOR thứ hai để nhập vào cả hai đầu vào dữ liệu và chủ đầu ra dữ liệu đầu ra từ cổng NOR thứ hai đến cổng NOR đầu tiên và nhập liệu đầu vào và tổng thể đảo ngược đầu ra dữ liệu đầu ra từ cổng NOR đầu tiên đến cổng NOR thứ hai, mạch chủ chốt được thiết lập trong dữ liệu nắm giữ nhà nước với một mạch gồm một biến tần đầu tiên và biến tần một lần thứ hai để giữ các dữ liệu sản lượng tổng thể đảo ngược đặt tại các dữ liệu thông qua nhà nước trong các biến tần đầu tiên không phụ thuộc vào dữ liệu đầu vào và để giữ các dữ liệu đầu ra chủ đặt tại các dữ liệu thông qua nhà nước trong biến tần thứ hai không phụ thuộc vào dữ liệu đầu vào, các nô lệ chốt mạch được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một cổng NAND đầu tiên và một cổng NAND thứ hai để nhập vào cả hai chủ dữ liệu đầu ra và sản lượng bán nô lệ dữ liệu đầu ra từ cổng NAND thứ hai đến cổng NAND đầu tiên và đầu vào cho cả dữ liệu tổng thể đảo ngược nô lệ sản lượng và sản lượng dữ liệu đầu ra từ cổng NAND đầu tiên đến cổng NAND thứ hai, và nô lệ các mạch chốt được thiết lập trong dữ liệu Nhà nước đang nắm giữ để một mạch điện gồm một biến tần thứ ba và biến tần 1 / 4 để giữ các dữ liệu đầu ra đảo nô lệ thiết lập trong dữ liệu thông qua nhà nước trong các biến tần đầu tiên không phụ thuộc vào dữ liệu sản lượng tổng thể và để giữ các dữ liệu đầu ra nô lệ thiết lập trong dữ liệu thông qua nhà nước trong các biến tần thứ hai không phụ thuộc vào dữ liệu sản lượng tổng thể. 4. 4. The master slave flip-flop circuit according to claim 2, wherein the master latch circuit comprises power source electric potential preventing means for preventing that the power source electric potential is applied to the slave latch circuit in a case of the data through state of the master latch circuit, and the slave latch circuit comprises ground electric potential preventing means for preventing that the ground electric potential is applied to the master latch circuit in a case of the data through state of the slave latch circuit. Các chủ nô lệ mạch flip-flop theo yêu cầu bồi thường 2, trong đó các mạch chủ chốt bao gồm nguồn điện có nghĩa là khả năng phòng ngừa để ngăn ngừa rằng các nguồn năng lượng tiềm năng điện được áp dụng cho nô lệ các chốt mạch trong một trường hợp dữ liệu thông qua nhà nước của các bậc thầy chốt mạch, và nô lệ chốt bao gồm mạch điện mặt đất có nghĩa là khả năng phòng ngừa để ngăn ngừa rằng tiềm năng điện mặt đất được áp dụng để làm chủ chốt mạch trong một trường hợp dữ liệu thông qua các bang nô lệ các chốt mạch. 5. 5. The master slave flip-flop circuit according to claim 1, wherein the second electric potential denotes a power source electric potential, and the first electric potential denotes a ground electric potential lower than the power source electric potential. Các chủ nô lệ flip-flop mạch theo yêu cầu 1, trong đó tiềm năng điện thứ hai là bắt nguồn điện tiềm năng, và tiềm năng điện đầu tiên là bắt tiềm năng điện mặt đất thấp hơn so với nguồn điện lực tiềm năng. 6. 6. The master slave flip-flop circuit according to claim 5, wherein the master latch circuit is set in the data through state using a RS flip-flop circuit composed of both a first NAND gate and a second NAND gate so as to input both the input data and the master output data output from the second NAND gate to the first NAND gate and to input inverted input data and inverted master output data output from the first NAND gate to the second NAND gate, the master latch circuit is set in the data holding state to a circuit composed of a first inverter and a second inverter so as to hold the inverted master output data set in the data through state in the first inverter regardless of the input data and to hold the master output data set in the data through state in the second inverter regardless of the input data, the slave latch circuit is set in the data through state using a RS flip-flop circuit composed of both a first NOR gate and a second NOR gate so as to input both the master output data and the slave output data output from the second NOR gate to the first NOR gate and to input both inverted master output data and inverted slave output data output from the first NOR gate to the second NOR gate, and the slave latch circuit is set in the data holding state to a circuit composed of a third inverter and a fourth inverter so as to hold the inverted slave output data set in the data through state in the first inverter regardless of the master output data and to hold the slave output data set in the data through state in the second inverter regardless of the master output data. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 5, trong đó các mạch chủ chốt được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một cổng NAND đầu tiên và một cổng NAND thứ hai để nhập vào cả hai đầu vào dữ liệu và chủ đầu ra dữ liệu đầu ra từ cổng NAND thứ hai đến cổng NAND đầu tiên và nhập liệu đầu vào và tổng thể đảo ngược đầu ra dữ liệu đầu ra từ cổng NAND đầu tiên đến cổng NAND thứ hai, mạch chủ chốt được thiết lập trong dữ liệu nắm giữ nhà nước với một mạch gồm một biến tần đầu tiên và biến tần một lần thứ hai để giữ các dữ liệu sản lượng tổng thể đảo ngược đặt tại các dữ liệu thông qua nhà nước trong các biến tần đầu tiên không phụ thuộc vào dữ liệu đầu vào và để giữ các dữ liệu đầu ra chủ đặt tại các dữ liệu thông qua nhà nước trong biến tần thứ hai không phụ thuộc vào dữ liệu đầu vào, các nô lệ chốt mạch được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một cổng NOR đầu tiên và một cổng NOR thứ hai để nhập vào cả hai chủ dữ liệu đầu ra và sản lượng bán nô lệ dữ liệu đầu ra từ cổng NOR thứ hai đến cổng NOR đầu tiên và đầu vào cho cả dữ liệu tổng thể đảo ngược nô lệ sản lượng và sản lượng đầu ra dữ liệu từ các cửa khẩu NOR đầu tiên đến cổng NOR thứ hai, và nô lệ các mạch chốt được thiết lập trong dữ liệu Nhà nước đang nắm giữ để một mạch điện gồm một biến tần thứ ba và biến tần 1 / 4 để giữ các dữ liệu đầu ra đảo nô lệ thiết lập trong dữ liệu thông qua nhà nước trong các biến tần đầu tiên không phụ thuộc vào dữ liệu sản lượng tổng thể và để giữ các dữ liệu đầu ra nô lệ thiết lập trong dữ liệu thông qua nhà nước trong các biến tần thứ hai không phụ thuộc vào dữ liệu sản lượng tổng thể. 7. 7. The master slave flip-flop circuit according to claim 5, wherein the master latch circuit comprises ground electric potential preventing means for preventing that the ground electric potential is applied to the slave latch circuit in a case of the data through state of the master latch circuit, and the slave latch circuit comprises power source electric potential preventing means for preventing that the power source electric potential is applied to the master latch circuit in a case of the data through state of the slave latch circuit. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 5, mà đại lý chủ chốt bao gồm mạch điện mặt đất có nghĩa là khả năng phòng ngừa để ngăn ngừa rằng tiềm năng điện mặt đất được áp dụng cho nô lệ các chốt mạch trong một trường hợp dữ liệu thông qua các bang chủ chốt mạch , và nô lệ chốt mạch gồm nguồn điện có nghĩa là khả năng phòng ngừa để ngăn ngừa rằng các nguồn năng lượng tiềm năng điện được áp dụng để làm chủ chốt mạch trong một trường hợp dữ liệu thông qua các bang nô lệ các chốt mạch. 8. 8. The master slave flip-flop circuit according to claim 1, wherein the circuit state setting control means comprises a first transistor for connecting or disconnecting the first line to or from the line set to the first electric potential in response to the clock signal, and a second transistor for connecting or disconnecting the second line to or from the line set to the second electric potential in response to the clock signal. Các chủ nô lệ mạch flip- flop theo yêu cầu 1, mà đại lý nhà nước thiết lập mạch điều khiển phương tiện bao gồm một transistor đầu tiên để kết nối hoặc ngắt kết nối dòng đầu tiên hoặc từ dòng thiết lập để những tiềm năng điện đầu tiên để đáp ứng với các tín hiệu đồng hồ, và một thứ hai bóng bán dẫn để kết nối hoặc ngắt kết nối dòng thứ hai tới hoặc từ dòng thiết lập để những tiềm năng điện thứ hai để phản ứng lại các tín hiệu đồng hồ. . master output data. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 2, trong đó các mạch chủ chốt được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một. master output data. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 5, trong đó các mạch chủ chốt được thiết lập trong dữ liệu thông qua nhà nước sử dụng một RS flip-flop mạch bao gồm cả một. Các chủ nô lệ flip-flop mạch theo yêu cầu bồi thường 5, mà đại lý chủ chốt bao gồm mạch điện mặt đất có nghĩa là khả năng phòng ngừa để ngăn ngừa rằng tiềm năng điện mặt đất được áp dụng cho nô