Báo cáo bài tập lớn thiết kế ic tương tự Đề tài thiết kế mạch khuếch Đại vi sai 2 tầng

Sơ đồ nguyên lí và phân tích mạch: .... Sơ đồ nguyên lý mạch khuếch đại vi sai 2 tầng... Phân tích mạch:  Tính A v: Mạch khuếch đại vi sai 2 tầng gồm:  Tầng 1: cặp vi sai differential

ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐIỆN – ĐIỆN TỬ

BÁO CÁO BÀI TẬP LỚN: THIẾT KẾ IC TƯƠNG TỰ

Đề tài:

THIẾT KẾ MẠCH KHUẾCH ĐẠI

VI SAI 2 TẦNG

Hoàng Khánh Linh 20200345

MỤC LỤC

MÃ QR CODE VIDEO MÔ PHỎNG 3

1 Sơ đồ nguyên lí và phân tích mạch: 4

2 Mô phỏng mạch trên LTspice: 8

3

MÃ QR CODE VIDEO MÔ PHỎNG

Đề bài: Thiết kế mạch khuếch đại vi sai 2 tầng thỏa mãn các yêu cầu sau:

 VDD = 3.3V

 trise = tfall < 50ns (90% - 10%)

 Vhigh = 3.1V

 Vlow = 0V

 Pconsumption ≤ 50μW

 Av (gain DC) > 70dB

 BW > 100kHz

 Voffset < 10mV

1 Sơ đồ nguyên lí và phân tích mạch:

a Sơ đồ nguyên lí của mạch:

Hình 1 Sơ đồ nguyên lý mạch khuếch đại vi sai 2 tầng

5

b Phân tích mạch:

 Tính A v:

Mạch khuếch đại vi sai 2 tầng gồm:

 Tầng 1: cặp vi sai (differential pair) với tải tích cực (active load)

 Tầng 2 là mạch nguồn chung (common–source) với tải tích cực (active load)

DIFFERENTIAL PAIR ACTIVE LOAD

ACTIVE LOAD

CS STAGE

CURRENT

MIRROR

Xét tầng 1:

 Ở tầng 1, chúng ta sẽ sử dụng phương pháp phân tích nửa mạch (Half circuit) đối với mạch

Differential Pair

 Xét nửa mạch tầng 1 có M2 là NMOS được mắc S chung với tải tích cực M7

 Đầu tiên, xét mô hình tín hiệu nhỏ

và tính trở kháng nhìn từ cực D (điểm X) của M7:

Trở kháng tương đương:

Từ đó, ta có sơ đồ như sau:

7

M

7

X

Nhìn từ điểm X

7

7

7

7

7

Suy ra mô hình tín hiệu nhỏ sau khi tính được trở kháng tương đương của M7 là:

Phân tích mô hình tín hiệu nhỏ tương đương nửa mạch tầng 1, ta được hệ số khuếch đại:

𝐴𝑣1 = 𝑉𝑜𝑢𝑡1

𝑉𝑖 = 𝑔𝑚2 (𝑟𝑜2//𝑟𝑜7) Tương tự như khi xét ở nửa tầng 1, tầng 2 chúng ta cũng có M8 là PMOS được mắc

S chung kết hợp với tải tích cực là M5, khi đó trở kháng tương đương của M5 là

ro5, từ đó ta cũng tính được hệ số khuếch đại của tầng 2 là:

𝐴𝑣2 = 𝑉𝑜

𝑉𝑜𝑢𝑡1 = 𝑔𝑚8 (𝑟𝑜8//𝑟𝑜5)

Ta tìm được công thức Av tổng quát:

𝐴𝑣 = 𝑉𝑜

𝑉𝑖 =

𝑉𝑜𝑢𝑡1

𝑉𝑖 .

𝑉𝑜

𝑉𝑜𝑢𝑡1 = 𝑔𝑚2 (𝑟𝑜2//𝑟𝑜7) 𝑔𝑚8 (𝑟𝑜8//𝑟𝑜5)

 Tính P consumption: P = VDD* IDD

7

2 Mô phỏng mạch trên LTspice:

a trise = tfall < 50ns (90% - 10%)

Để xác định thời gian giá trị điện áp đầu ra tăng từ 10% lên 90% giá trị VDD và

giảm từ 90% xuống 10% giá trị VDD, ta sử dụng lệnh meas để tính toán Thiết

lập các thông số như sau:

9

Và cho mạch chạy chế độ mô phỏng Transient:

Hình 4 Thiết lập thông số chế độ mô phỏng transient

Ta thu được đồ thị mô phỏng và kết quả như sau:

Hình 5 Kết quả mô phỏng mạch theo thời gian

11

Rút ra được kết quả: trise = 21.3ns; tfall = 25.4ns Cả trise và tfall đều có giá trị nhỏ

hơn 50ns (thỏa mãn yêu cầu đề bài)

b Yêu cầu về Vhigh và Vlow:

Ta xét sự thay đổi điện áp đầu ra khi giá trị đầu vào thay đổi ở hình dưới đây, ta

xác định được Vlow = 0V, Vhigh = 3.3V > 3.1V (thỏa mãn yêu cầu đề bài) và

không xuất hiện Voffset (vì Vhigh = VDD = 3.3V)

Hình 7 Kết quả mô phỏng mạch khi điện áp đầu vào thay đổi

c Pconsumption ≤ 50μW:

Tương tự như khi thực hiện tính trise và tfall, chúng ta cũng tìm giá trị P

consumption bằng lệnh meas Ta thu được kết quả như sau:

Ta có: Pconsumption = 46.5 μW < 50μW (thỏa mãn yêu cầu)

d Av (gain DC) > 70dB và BW > 100kHz

Để có được trị số khuếch đại và băng thông của mạch, ta mô phỏng mạch theo

AC analysis Thiết lập thông số mô phỏng như sau:

Hình 8 Thiết lập thông số chế độ mô phỏng AC analysis

Từ đó có được kết quả như sau:

13

Hình 9 Kết quả mô phỏng AC

Từ đồ thị, có thể thấy được mạch đạt hệ số khuếch đại khá lớn, xấp xỉ 70.5dB > 70dB (thỏa mãn yêu cầu) và băng thông mạch rơi vào khoảng 103kHz > 100kHz (thỏa mãn yêu cầu đề bài)